AMD Horus

El sistema Horus , diseñado por Newisys para AMD , se creó para permitir que las máquinas AMD Opteron superaran el límite actual de arquitecturas de 8 vías (zócalos de CPU ). Las CPU Opteron incorporan un bus HyperTransport con coherencia de caché (ccHT) que permite la interconexión multiprocesador sin cables entre los paquetes físicos de la CPU, pero dado que existe un máximo de tres interfaces ccHT por chip, los sistemas están limitados a un máximo de 8 zócalos. El bus HyperTransport también tiene restricciones de distancia y no permite la interconexión fuera del sistema.

El sistema Horus supera estas limitaciones mediante la creación de un pseudo-Opteron, el chip Horus, que se conecta a cuatro Opterons reales a través del bus HyperTransport. En lo que respecta a los Opterons, se encuentran en un sistema de cinco vías, y este es el nodo Horus básico (denominado "quad"). El chip Horus proporciona una interfaz externa adicional (basada en los estándares InfiniBand ) que puede conectarse a nodos Horus adicionales (hasta 8). El chip gestiona la traducción necesaria entre las comunicaciones ccHT locales y externas. Al construir las CPU alrededor del chip Horus con carriles de 12 bits que funcionan a 3125  MHz con tecnología InfiniBand ( codificación 8b/10b ), este sistema tiene una velocidad interna efectiva de 30  Gbit/s.

Con ocho módulos de cuatro núcleos conectados entre sí, cada uno con un máximo de cuatro zócalos Opteron por nodo, el sistema Horus permite un total de 32 zócalos de CPU en una sola máquina. También se admitirán chips de doble núcleo y futuros chips de cuatro núcleos, lo que permitirá que un solo sistema alcance más de cien núcleos de procesamiento.

• Arquitectura de sistemas heterogéneos

• Documento técnico de Horus. Archivado el 13 de enero de 2006 en Wayback Machine .
• Discusión en grupos de Google por ingeniero.