Nivel lógico

El uso del nivel de voltaje más alto o más bajo para representar cualquiera de los estados lógicos es arbitrario. Las dos opciones son activo alto ( lógica positiva ) y activo bajo ( lógica negativa ). Los estados activo alto y activo bajo se pueden combinar a voluntad: por ejemplo, un circuito integrado de memoria de solo lectura puede tener una señal de selección de chip activa en bajo, pero los bits de datos y dirección son convencionalmente activos en alto. En ocasiones, un diseño lógico se simplifica invirtiendo la elección del nivel activo (véanse las leyes de De Morgan ).

Históricamente, el nombre de una señal activa en bajo se escribe con una barra encima para distinguirla de una señal activa en alto. Por ejemplo, el nombre Q , que se lee Q barra o Q no , representa una señal activa en bajo. Las convenciones comúnmente utilizadas son:

• una barra arriba ( Q )
• una barra inclinada inicial (/Q)
• un signo de exclamación al principio (!Q)
• un prefijo o sufijo n minúscula (nQ, Qn o Q_n)
• un sufijo N mayúscula (Q_N)
• un # final (Q#), o
• un sufijo _B o _L (Q_B o Q_L). ^{[ 1 ]}

Muchas señales de control en electrónica son señales activas en bajo ^{[ 2 ]} (generalmente líneas de reinicio, líneas de selección de chip, etc.). Las familias lógicas como TTL pueden absorber más corriente de la que pueden suministrar, por lo que aumenta la carga y la inmunidad al ruido . También permite la lógica OR cableada si las compuertas lógicas son de colector abierto / drenador abierto con una resistencia de polarización. Ejemplos de esto son los buses I²C , CAN y PCI .

Algunas señales tienen significado en ambos estados, y la notación puede indicarlo. Por ejemplo, es común tener una línea de lectura/escritura designada como R/ W , lo que indica que la señal está en estado alto en caso de lectura y en estado bajo en caso de escritura.

Los dos estados lógicos suelen representarse mediante dos voltajes diferentes, pero en algunas señales lógicas, como en la interfaz de bucle de corriente digital y la lógica de modo de corriente , se utilizan dos corrientes diferentes . Se especifican umbrales alto y bajo para cada familia lógica. Cuando el valor está por debajo del umbral bajo, la señal es baja . Cuando está por encima del umbral alto, la señal es alta . Los niveles intermedios no están definidos, lo que da lugar a un comportamiento del circuito altamente específico de la implementación.

Es habitual permitir cierta tolerancia en los niveles de voltaje utilizados; por ejemplo, de 0 a 2 voltios podría representar un nivel lógico 0, y de 3 a 5 voltios un nivel lógico 1. Un voltaje de 2 a 3 voltios sería inválido y solo se produciría en caso de fallo o durante una transición de nivel lógico. Sin embargo, pocos circuitos lógicos pueden detectar dicha condición, y la mayoría de los dispositivos interpretarán la señal simplemente como alta o baja de forma indefinida o específica del dispositivo. Algunos dispositivos lógicos incorporan entradas de disparador Schmitt , cuyo comportamiento está mucho mejor definido en la región del umbral y presentan mayor resistencia a pequeñas variaciones en el voltaje de entrada. El reto para el diseñador de circuitos consiste en evitar circunstancias que produzcan niveles intermedios, de modo que el circuito se comporte de forma predecible.

Casi todos los circuitos digitales utilizan un nivel lógico consistente para todas las señales internas. Sin embargo, este nivel varía de un sistema a otro. La interconexión de dos familias lógicas suele requerir técnicas especiales, como resistencias pull-up adicionales o circuitos de interfaz específicos conocidos como convertidores de nivel. Un convertidor de nivel conecta un circuito digital que utiliza un nivel lógico con otro circuito digital que utiliza otro nivel lógico. Generalmente se utilizan dos convertidores de nivel, uno en cada sistema: un controlador de línea convierte los niveles lógicos internos a niveles de línea de interfaz estándar; un receptor de línea convierte los niveles de interfaz a niveles de voltaje internos.

Por ejemplo, los niveles TTL son diferentes a los de CMOS . Generalmente, una salida TTL no alcanza un nivel lo suficientemente alto como para ser reconocida de forma fiable como un 1 lógico por una entrada CMOS, especialmente si solo está conectada a una entrada CMOS de alta impedancia que no suministra una corriente significativa. Este problema se solucionó con la invención de la familia de dispositivos 74HCT, que utiliza tecnología CMOS pero niveles lógicos de entrada TTL. Estos dispositivos solo funcionan con una  fuente de alimentación de 5 V.

Aunque son poco comunes, las computadoras ternarias evalúan la lógica ternaria o de tres valores en base 3 utilizando 3 niveles de voltaje.

En la lógica de tres estados , un dispositivo de salida puede estar en uno de tres estados posibles: 0, 1 o Z, donde este último significa alta impedancia . Esto no es un voltaje ni un nivel lógico, sino que significa que la salida no controla el estado del circuito conectado.

La lógica de cuatro valores añade un cuarto estado, X ( indiferente ), lo que significa que el valor de la señal es irrelevante e indefinido. Esto implica que una entrada es indefinida, o que una señal de salida puede elegirse por conveniencia de implementación (véase el mapa de Karnaugh, sección "  Indiferente" ).

La norma IEEE 1164 define 9 estados lógicos para su uso en la automatización del diseño electrónico . La norma incluye señales de alta y baja potencia, alta impedancia y estados desconocidos y no inicializados.

En los dispositivos de almacenamiento de estado sólido, una celda multinivel almacena datos utilizando múltiples voltajes. Almacenar n bits en una celda requiere que el dispositivo distinga de forma fiable 2ⁿ ^niveles de voltaje distintos.

Los códigos de línea digitales pueden usar más de dos estados para codificar y transmitir datos de manera más eficiente. Algunos ejemplos incluyen la inversión de marca alternativa y 4B3T de telecomunicaciones, y variantes de modulación de amplitud de pulso utilizadas por Ethernet sobre par trenzado . Por ejemplo, 100BASE-TX usa codificación MLT-3 con tres niveles de voltaje diferencial (−1V, 0V, +1V) mientras que 1000BASE-T codifica datos usando cinco niveles de voltaje diferencial (−1V, −0.5V, 0V, +0.5V, +1V). ^{[ 8 ]} Una vez recibida, la codificación de línea se convierte de nuevo a binario.