Hispanopedia Wiki
Articulo de referencia

Procesador con conjunto de instrucciones específico para la aplicación

Un procesador de conjunto de instrucciones específico para aplicaciones ( ASIP ) es un componente utilizado en el diseño de sistemas en un chip . La arquitectura del conjunto de...

Hispanopedia WikiContenido en espanolLectura gratuita

Un procesador de conjunto de instrucciones específico para aplicaciones ( ASIP ) es un componente utilizado en el diseño de sistemas en un chip . La arquitectura del conjunto de instrucciones de un ASIP está diseñada para beneficiar a una aplicación específica. Esta especialización del núcleo ofrece un equilibrio entre la flexibilidad de una unidad central de procesamiento (CPU) de propósito general y el rendimiento de un circuito integrado específico para aplicaciones (ASIC).

Algunos ASIP tienen un conjunto de instrucciones configurable. Por lo general, estos núcleos se dividen en dos partes: lógica estática , que define una ISA (arquitectura del conjunto de instrucciones) mínima, y ​​lógica configurable , que se puede usar para diseñar nuevas instrucciones. La lógica configurable se puede programar en el campo, de forma similar a una matriz de puertas programables en campo (FPGA), o durante la síntesis del chip. Los ASIP tienen dos formas de generar código: mediante un generador de código reorientable o mediante un generador de compilador reorientable. El generador de código reorientable utiliza la aplicación, la ISA y la plantilla de arquitectura para crear el generador de código para el código objeto. El generador de compilador reorientable utiliza únicamente la ISA y la plantilla de arquitectura como base para crear el compilador. El código de la aplicación será utilizado posteriormente por el compilador para crear el código objeto. [ 1 ]

Los ASIP pueden utilizarse como alternativa a los aceleradores de hardware para el procesamiento de señales de banda base [ 2 ] o la codificación de vídeo [ 3 ] . Los aceleradores de hardware tradicionales para estas aplicaciones presentan problemas de inflexibilidad. Resulta muy difícil reutilizar la ruta de datos del hardware con máquinas de estados finitos (FSM) escritas manualmente. Los compiladores reorientables de los ASIP ayudan al diseñador a actualizar el programa y reutilizar la ruta de datos. Por lo general, el diseño del ASIP depende en mayor o menor medida del flujo de herramientas, ya que diseñar un procesador desde cero puede ser muy complejo. Un enfoque consiste en describir el procesador mediante un lenguaje de alto nivel y, a continuación, generar automáticamente el conjunto de herramientas de software del ASIP [ 4 ] .

Ejemplos

La arquitectura del conjunto de instrucciones (ISA) RISC-V proporciona conjuntos mínimos de instrucciones base que pueden extenderse con instrucciones adicionales específicas de la aplicación. [ 5 ] Los conjuntos de instrucciones base proporcionan un flujo de control simplificado, memoria y operaciones aritméticas en registros. Su diseño modular permite extender las instrucciones base para operaciones estándar específicas de la aplicación, como multiplicación/división de enteros (M), punto flotante de precisión simple (F) o manipulación de bits (B). Para las extensiones de instrucciones no estándar, el espacio de codificación de la ISA se divide en tres partes: estándar, reservado y personalizado. El espacio de codificación personalizado se utiliza para extensiones específicas del proveedor.

Véase también

Referencias

  1. ↑ Jain, MK; Balakrishnan, M.; Kumar, A. (2001). "Metodologías de diseño ASIP: Panorama general y problemáticas". Diseño VLSI 2001. Decimocuarta Conferencia Internacional sobre Diseño VLSI . Bangalore, India: IEEE Comput. Soc. pp. 76–81 . doi : 10.1109/ICVD.2001.902643 . ISBN  978-0-7695-0831-3. S2CID 14053636 . 
  2. ↑ Shahabuddin, Shahriar et al., "Diseño de un procesador vectorial activado por transporte para decodificación turbo", Springer Journal of Analog Integrated Circuits and Signal Processing, marzo de 2014.
  3. ↑ Hautala, Ilkka, et al. "Arquitectura de coprocesador multinúcleo programable de bajo consumo para filtrado en bucle HEVC/H.265" en IEEE Transactions on Circuits and Systems for Video Technology, noviembre de 2014
  4. ↑ Masarík, UML en el diseño de ASIP, Actas de la IFAC, volúmenes 39(17):209-214, septiembre de 2006
  5. ↑ Krste, CALIFORNIA UNIV BERKELEY DEPT OF ELECTRICAL ENGINEERING AND COMPUTER CIIENCES Waterman, Andrew Lee, Yunsup Patterson, David A Asanovi (6 de mayo de 2014). The RISC-V Instruction Set Manual. Volumen 1: User-Level ISA, Versión 2.0 . OCLC 913589579 . {{cite book}}: CS1 maint: varios nombres: lista de autores ( enlace )

Literatura

  • Dake Liu (2008). Diseño de procesadores DSP integrados: Procesadores con conjunto de instrucciones específico para aplicaciones . MA: Elsevier Mogan Kaufmann. ISBN 978-0-12-374123-3.
  • Oliver Schliebusch; Heinrich Meyer; Rainer Leupers (2007). "Síntesis ASIP optimizada a partir de modelos de lenguaje de descripción de arquitectura" . Dordrecht: Springer. ISBN 978-1-4020-5685-7.
  • Leupers, Rainer; Ienne, Paolo, eds. (2006). Procesadores embebidos personalizables . San Mateo, CA: Morgan Kaufmann. ISBN 978-0-12-369526-0.
  • Gries, Matías; Keutzer, Kurt, eds. (2005). Construcción de ASIP: la metodología del Mescal . Nueva York: Springer. ISBN 978-0-387-26057-0.
  • TTA-Based Codesign Environment (TCE) es un conjunto de herramientas de código abierto (con licencia MIT) para el diseño de procesadores TTA específicos para cada aplicación.