Instrucciones para la manipulación de bits

• El conjunto de instrucciones básicas x86 contiene:
  • BSRBit Scan Reverse: devuelve el índice del bit más alto establecido en la entrada, efectivamente cuenta hacia atrás los ceros iniciales, no está definido para 0.
  • BSFEscaneo de bits hacia adelante: devuelve el índice del bit más bajo activado en la entrada, cuenta efectivamente los ceros finales, pero no está definido para 0.
• SSE4 y las extensiones del conjunto de instrucciones BMI contienen instrucciones para:
  • Contar los ceros iniciales -lzcnt
  • Contar los ceros finales -tzcnt
  • Recuento de población -popcnt
  • Extracción de bits/depósito de bits - pext/pdep
  • Prueba de bits: ptestdados vptestdos datos de entrada, se realiza una ANDoperación AND y otra ANDNoperación ANDN entre ellos, y se activan los bits ZF y CF EFLAGS según si los resultados de AND y ANDN, respectivamente, son 0. Esto permite comprobar si todos los bits enmascarados son cero, si todos están activados o si se produce una combinación de ambos.
• La extensión ternaria AVX-512 incluye una instrucción lógica ternaria a nivel de bits , vpternlog. También cabe destacar una instrucción de detección de conflictos,VPCONFLICTD
• También está presente en el subconjunto AVX/ AVX-512 GFNI la transformación afín de matriz de bits y su inversa: es efectivamente una multiplicación de matriz de bits de 8x8 en el campo de Galois GF(2^8). ^{[ 5 ]}GF2P8AFFINEQB
• AVX-512 BITALG, además de la versión AVX-512 de la instrucción de manipulación de bits existente, también agregó VPSHUFBITQMBuna instrucción de reordenamiento a nivel de bits, que toma bits de una fuente usando índices en la segunda fuente.
• Una guía de tecnología GNFI de Intel sobre la extensión GNFI AVX/AVX512 también enumera numerosos usos, incluyendo la manipulación de bits paralela byte a byte para establecer/borrar/invertir, extensión de signo de 5 bits y señala que el potencial es mucho mayor. ^{[ 6 ]}
• Códigos de operación BCD de Intel

Power ISA tiene una amplia gama de instrucciones de manipulación de bits, ^{[ 7 ]} debido en gran parte a su historia y relación con los mainframes de IBM y la arquitectura z :

• Cuenta los ceros iniciales y finales, y las versiones enmascaradas de los mismos. ^{[ 8 ]} Hay una mezcla de popcount ^{[ 8 ]} paridad ^{[ 9 ]} e instrucciones de estilo SWAR , pero no un conjunto completo de cada una: popcntbes SWAR de nivel de byte de 8x8 bits, pero no hay 4x16 bits, popcnthsin embargo, hay 2x32 bits popcntwy escalar de 64 bits popcntd. Del mismo modo, prtywes SWAR de media palabra de 4x16 bits, pero no hayprtyb
• Extracción pextdy depósito de bits enmascarados pdepd: estos bits se depositan y distribuyen en su lugar según una máscara, en lugar de la técnica más habitual de desplazamiento y longitud. ^{[ 10 ]} Una instrucción de centrifugación inusual que mueve los bits enmascarados a la izquierda y los bits no enmascarados a la derecha, conservando su orden relativo en ambos casos. La mayoría de las ISA tendrían un operando que expresa el número de bits secuenciales a extraer, más la longitud: cfugedcombina estos en una máscara de bits de propósito general. ^{[ 10 ]}
• Transposición de 8x8 bits vgbbd^{[ 11 ]} que trata una cantidad de 64 bits como una matriz 2D de 8x8 y realiza una operación de transposición de matriz. Por lo tanto, cada bit 0 de cada byte se convierte en el primer byte, cada bit 1 de cada byte se convierte en el segundo, y así sucesivamente.
• una instrucción de indexación extraña pero muy útil, ( bpermd) ^{[ 12 ]} que permite seleccionar hasta ocho bits individuales de una fuente de 64 bits, tratando cada byte de un segundo registro de 64 bits como índices de bits en el primero.
• Instrucción lógica ternaria bit a bit de 8 bits xxeval^{[ 13 ]} similar a AVX-512
• Instrucciones estratégicas para acelerar el empaquetado de BCD ^{[ 14 ]}
• Power v3.1 también introdujo una serie de instrucciones adicionales para la manipulación de bits, incluyendo el intercambio del orden de los bytes dentro de medias palabras, palabras y el registro completo de 64 bits.

Cray patentó BMM (multiplicación de matriz de bits) en 1990, que podía manejar operandos de hasta 64x64 bits. ^{[ 15 ]} El equivalente más cercano en la actualidad es la instrucción de transformación afín GF(2) de 8x8 del AVX512.

Los DEC PDP-6 y PDP-10 tenían operaciones lógicas que cubrían el conjunto completo de funciones booleanas de tabla de búsqueda de hardware (LUT2) de 2 operandos ^{[ 41 ]} (en lugar de las funciones de 3 operandos que tienen AVX512 y Power ISA).

Los modelos posteriores del PDP-10 tenían instrucciones para convertir entre BCD empaquetado y binario. ^{[ 42 ]}

También están presentes las inusuales instrucciones de carga y almacenamiento de bytes (de longitud variable en bits) que utilizan punteros de bytes para operandos de memoria: en la terminología moderna, estas son inserción y extracción de campos de bits. Además de una dirección de palabra, se especifican la longitud de bits (S) y el desplazamiento de bits (P) del byte desde el que se carga o en el que se almacena. Estas instrucciones pueden especificar un tamaño de byte de 0 a 36, ​​pero un byte no puede abarcar un límite de palabra. ^{[ 43 ]} Las instrucciones de manipulación de cadenas, ^{[ 44 ]} conversión BCD/binario, ^{[ 45 ]} y edición de cadenas ^{[ 46 ]} en modelos posteriores utilizan punteros de bytes y tienen las mismas restricciones.

La serie GE-600 y sus sucesoras contaban con conversión de Gray a binario; sin dicha instrucción, la conversión desde código Gray requiere varios pasos. La conversión de binario a Gray es sencilla x^(x>>1)y no justifica una instrucción específica. La codificación Gray tiene importantes aplicaciones prácticas .

• ARM11 cuenta con prueba AND bit a bit (una prueba con máscara de bits) y prueba XOR, operaciones lógicas bit a bit estándar que incluyen complemento OR; media palabra de byte e inversión de bits, y selección/fusión condicional de bytes. El desplazamiento y la rotación están disponibles en el operando 2. ^{[ 47 ]}
• ARM Cortex-A tiene funciones de establecer, borrar, extraer e invertir campos de bits. ^{[ 48 ]}
• ARM A64 tiene intercambio de bytes de media palabra al estilo SWAR , inserción y extracción de campos de bits e inversión de bits. ^{[ 49 ]}

En las extensiones estándar, RISC-V cuenta con operaciones escalares a nivel de bits, incluyendo desplazamiento y desplazamiento aritmético, pero no con rotación. Estas omisiones se compensan con extensiones adicionales.

• Las extensiones RISC-V Zb* contienen un número significativo de instrucciones de manipulación de bits. ^{[ 50 ]} Los cuatro grupos se dividen en categorías útiles (el subconjunto de enteros tiene min/max, rotate y popcount, por ejemplo), y tienen justificaciones muy bien documentadas para su inclusión y las mejoras que aportan. ^{[ 51 ]}
• La extensión vectorial RISC-V (RVV) tiene instrucciones que califican como manipulación de bits a nivel de hardware, pero en máscaras vectoriales en lugar de registros escalares, como suele ser el caso. Por ejemplo, está disponible un Popcount de máscara vectorial. ^{[ 52 ]} RVV también tiene operaciones bit a bit por elemento . ^{[ 53 ]}

• Los DSP de Texas Instruments , como la serie TMS320C6000 , tienen instrucciones para establecer, borrar, invertir, probar, extraer e insertar bits (o campos de bits). ^{[ 59 ]}
• El TX-2 de 1958 tenía predicación de "salto de bit" , así como establecer, borrar, invertir y permutar bits, y desplazamiento y otras operaciones bit a bit . ^{[ 60 ] [ 61 ]}
• SuperH cuenta con manipulación de bits basada en memoria integral, incluyendo complemento AND y complemento OR, pero también tiene instrucciones estándar de prueba/establecimiento/borrado basadas en registros y una instrucción inusual que reemplaza el bit N (en el rango de 0 a 7) y copia el bit reemplazado en el registro de prueba. ^{[ 62 ]}
• El Signetics 8X300 es un microprocesador presentado en 1976. Normalmente, el procesador manipula bytes de datos de 8 bits, pero las unidades de máscara y rotación permiten manipular bits individuales o múltiples, lo que lo convierte en un procesador de longitud de datos variable.
• La arquitectura DEC PDP-11 de 1970 admite la comprobación, configuración y borrado de bits tanto en palabras como en bytes . El WD16, muy similar , solo admite las formas de palabra de estas instrucciones más . El WD16 también admite indicadores direccionados por byte más rápidos con sus instrucciones y (complemento). El PDP-11 carece de la instrucción.BITBISBICBITBBISBBICBBISBTSTBSETBCLRBCOMBSETB
• El Motorola 68000 admite la comprobación y manipulación de bits en registros de memoria o de datos. El bit puede ser un valor inmediato o un valor en un registro de datos. Las instrucciones son: BSET(establecer a 1), BCLR(borrar a 0), BCHG(invertir) y BTST(sin cambios). Todas estas instrucciones primero comprueban el bit de destino y, si este es 0, establecen el bit CCR Z.