Silicio sobre aislante

En la fabricación de semiconductores , la tecnología de silicio sobre aislante ( SOI ) consiste en la fabricación de dispositivos semiconductores de silicio en un sustrato de silicio-aislante-silicio en capas , para reducir la capacitancia parásita dentro del dispositivo y, por lo tanto, mejorar su rendimiento. ^{[ 1 ]} Los dispositivos basados ​​en SOI se diferencian de los dispositivos convencionales construidos con silicio en que la unión de silicio se encuentra sobre un aislante eléctrico , típicamente dióxido de silicio o zafiro (este tipo de dispositivos se denominan silicio sobre zafiro o SOS). La elección del aislante depende en gran medida de la aplicación prevista: el zafiro se utiliza para aplicaciones de radiofrecuencia (RF) de alto rendimiento y sensibles a la radiación, y el dióxido de silicio para reducir los efectos de canal corto en otros dispositivos microelectrónicos. ^{[ 2 ]} La capa aislante y la capa superior de silicio también varían ampliamente según la aplicación. ^{[ 3 ]}

La tecnología SOI es una de las diversas estrategias de fabricación que permiten la continua miniaturización de dispositivos microelectrónicos , conocida coloquialmente como "extender la ley de Moore " (o "más Moore", abreviado "MM"). Entre los beneficios reportados de SOI en relación con el procesamiento convencional de silicio ( CMOS a granel ) se incluyen: ^{[ 4 ]}

• Menor capacitancia parásita debido al aislamiento del silicio masivo , lo que mejora el consumo de energía con un rendimiento equivalente.
• Resistencia al enganche debido al aislamiento completo de las estructuras de pozo n y p.
• Mayor rendimiento a VDD equivalente . Puede funcionar a bajos VDD ^{[ 5 ].}
• Menor dependencia de la temperatura debido a la ausencia de dopaje.
• Mayor rendimiento gracias a la alta densidad y mejor aprovechamiento de las obleas.
• Problemas de antena reducidos
• No se necesitan tomas de agua ni de pozo.
• Menores corrientes de fuga gracias al aislamiento, lo que se traduce en una mayor eficiencia energética.
• Intrínsecamente resistente a la radiación (resistente a errores transitorios), lo que reduce la necesidad de redundancia.

Desde una perspectiva de fabricación, los sustratos SOI son compatibles con la mayoría de los procesos de fabricación convencionales. En general, un proceso basado en SOI puede implementarse sin equipo especial ni una reestructuración significativa de una fábrica existente. Entre los desafíos propios de SOI se encuentran los nuevos requisitos de metrología para tener en cuenta la capa de óxido enterrada y las preocupaciones sobre la tensión diferencial en la capa superior de silicio. El voltaje umbral del transistor depende del historial de operación y del voltaje aplicado, lo que dificulta el modelado. La principal barrera para la implementación de SOI es el drástico aumento del costo del sustrato, que contribuye con un incremento estimado del 10 al 15 % a los costos totales de fabricación. ^{[ 6 ]} FD-SOI (silicio totalmente agotado sobre aislante) se ha considerado una alternativa potencial de bajo costo a los FinFET. ^{[ 7 ]}

Un MOSFET SOI es un dispositivo de transistor de efecto de campo de metal-óxido-semiconductor (MOSFET) en el que una capa semiconductora como silicio o germanio se forma sobre una capa aislante que puede ser una capa de óxido enterrado (BOX) formada en un sustrato semiconductor. ^{[ 8 ] [ 9 ] [ 10 ]} Los dispositivos MOSFET SOI se adaptan para su uso por la industria informática. La capa de óxido enterrado se puede utilizar en diseños SRAM . ^{[ 11 ]} Hay dos tipos de dispositivos SOI: MOSFET PDSOI (SOI parcialmente agotado) y FDSOI (SOI totalmente agotado). Para un P-MOSFET PDSOI la película de tipo n intercalada entre el óxido de puerta (GOX) y el óxido enterrado (BOX) es grande, por lo que la región de agotamiento no puede cubrir toda la región n. Así que hasta cierto punto el PDSOI se comporta como un MOSFET de volumen . Obviamente hay algunas ventajas sobre los MOSFET de volumen. La película es muy delgada en los dispositivos FDSOI, de modo que la región de agotamiento cubre toda la región del canal. En FDSOI, la compuerta frontal (GOX) admite menos cargas de agotamiento que el volumen, por lo que se produce un aumento en las cargas de inversión, lo que resulta en velocidades de conmutación más altas. La limitación de la carga de agotamiento por la BOX induce una supresión de la capacitancia de agotamiento y, por lo tanto, una reducción sustancial de la pendiente subumbral, lo que permite que los MOSFET FD SOI funcionen con una polarización de compuerta más baja, lo que resulta en una operación de menor potencia. La pendiente subumbral puede alcanzar el valor teórico mínimo para MOSFET a 300 K, que es 60 mV/década. Este valor ideal se demostró por primera vez mediante simulación numérica. ^{[ 12 ] [ 13 ]} Otros inconvenientes en los MOSFET de volumen, como la caída de voltaje umbral, etc., se reducen en FDSOI ya que los campos eléctricos de fuente y drenaje no pueden interferir debido a la BOX. El principal problema en PDSOI es el " efecto de cuerpo flotante (FBE)" ya que la película no está conectada a ninguna de las fuentes de alimentación.

SiO_{Las obleas SOI basadas en 2} se pueden producir mediante varios métodos:

• SIMOX - separación por implantación de oxígeno - utiliza un proceso de implantación de haz de iones de oxígeno seguido de un recocido a alta temperatura para crear una capa enterrada de SiO₂ capas. ^{[ 14 ] [ 15 ]}
• Unión de obleas ^{[ 16 ] [ 17 ]} : la capa aislante se forma mediante la unión directa de silicio oxidado con un segundo sustrato. Posteriormente, se elimina la mayor parte del segundo sustrato, y los restos forman la capa superior de Si.
  • Un ejemplo destacado de un proceso de unión de obleas es el método de corte inteligente desarrollado por la empresa francesa Soitec , que utiliza implantación iónica seguida de exfoliación controlada para determinar el espesor de la capa superior de silicio. Otro método inicial es el BESOI (Bong and Etch-Back SOI), que consiste en unir una oblea oxidada a una segunda oblea y luego grabar una de ellas para formar una fina película de silicio sobre el óxido. ^{[ 18 ]}
  • NanoCleave es una tecnología desarrollada por Silicon Genesis Corporation que separa el silicio mediante tensión en la interfaz del silicio y la aleación de silicio-germanio . ^{[ 19 ]}
  • ELTRAN es una tecnología desarrollada por Canon que se basa en silicio poroso y corte por agua. ^{[ 20 ]}
• Métodos de semillas ^{[ 21 ]} : en los que la capa superior de Si se cultiva directamente sobre el aislante. Los métodos de semillas requieren algún tipo de plantilla para la homoepitaxia, que puede lograrse mediante el tratamiento químico del aislante, un aislante cristalino con la orientación adecuada o vías que atraviesen el aislante desde el sustrato subyacente.

Una revisión exhaustiva de estos diversos procesos de fabricación puede encontrarse en la referencia ^{[ 1 ].}

IBM comenzó a usar SOI en el microprocesador de gama alta RS64-IV "Istar" PowerPC-AS en 2000. Otros ejemplos de microprocesadores construidos sobre tecnología SOI incluyen los procesadores de AMD  de 130 nm, 90  nm, 65  nm, 45  nm y 32  nm de uno, dos, cuatro, seis y ocho núcleos desde 2001. ^{[ 22 ]} Freescale adoptó SOI en su CPU PowerPC 7455 a finales de 2001, actualmente Freescale está enviando productos SOI en líneas de 180 nm, 130 nm, 90 nm y 45 nm. ^{[ 23 ]} Los procesadores de 90 nm basados ​​en PowerPC y Power ISA utilizados en Xbox 360 , PlayStation 3 y Wii también usan tecnología SOI. Sin embargo, las ofertas competitivas de Intel continúan usando tecnología CMOS convencional para cada nodo de proceso, en lugar de centrarse en otros lugares como HKMG y transistores tri-gate para mejorar el rendimiento de los transistores. En enero de 2005, investigadores de Intel informaron sobre un láser Raman de guía de onda de silicio de un solo chip experimental construido utilizando SOI. ^{[ 24 ]}     

En cuanto a las fundiciones tradicionales, en julio de 2006 TSMC afirmó que ningún cliente quería SOI, ^{[ 25 ]} pero Chartered Semiconductor dedicó una fábrica completa a SOI. ^{[ 26 ]}

En 1990, Peregrine Semiconductor comenzó el desarrollo de una tecnología de proceso SOI que utilizaba un  nodo CMOS estándar de 0,5 μm y un sustrato de zafiro mejorado. Su proceso patentado de silicio sobre zafiro (SOS) se utiliza ampliamente en aplicaciones de radiofrecuencia (RF) de alto rendimiento. Las ventajas intrínsecas del sustrato de zafiro aislante permiten un alto aislamiento, una alta linealidad y tolerancia a las descargas electrostáticas (ESD). Otras empresas también han aplicado la tecnología SOI con éxito en aplicaciones de RF para teléfonos inteligentes y radios celulares. ^{[ 27 ]}

El aislamiento eléctrico superior de los sustratos SOI hace que esta tecnología sea fundamental para una amplia gama de componentes de RF modernos. Esto permite el desarrollo de circuitos altamente integrados, eficientes y lineales, esenciales para los sistemas de comunicación avanzados. Entre las aplicaciones clave que aprovechan estas ventajas se incluyen las guías de onda de RF para redes 5G y comunicaciones por satélite , los amplificadores y transceptores de RF de alta linealidad para aplicaciones automotrices y de realidad virtual, y los filtros de RF compactos y sintonizables para dispositivos inalámbricos de próxima generación . ^{[ 28 ]} La capacidad de esta tecnología para integrar múltiples componentes de RF en un solo chip respalda la tendencia actual hacia sistemas de comunicación inalámbrica más compactos y multifuncionales.

Las obleas SOI se utilizan ampliamente en la fotónica de silicio . ^{[ 29 ]} La capa de silicio cristalino sobre aislante se puede utilizar para fabricar guías de onda ópticas y otros dispositivos ópticos, ya sean pasivos o activos (por ejemplo, mediante implantaciones adecuadas). El aislante enterrado permite la propagación de luz infrarroja en la capa de silicio basándose en la reflexión interna total. La superficie superior de las guías de onda puede dejarse descubierta y expuesta al aire (por ejemplo, para aplicaciones de detección), o cubierta con un revestimiento, generalmente de sílice. ^{[ 30 ]}

La principal desventaja de la tecnología SOI en comparación con la industria de semiconductores convencional es el aumento del costo de fabricación. ^{[ 31 ]} Hasta 2012, solo IBM y AMD utilizaban SOI como base para procesadores de alto rendimiento, mientras que los demás fabricantes (Intel, TSMC, Global Foundries, etc.) utilizaban obleas de silicio convencionales para fabricar sus chips CMOS . ^{[ 31 ]}

Según Market Research Future Group, en 2020 se proyectaba que el mercado que utiliza el proceso SOI crecería aproximadamente un 15 % durante los próximos 5 años. ^{[ 32 ]}

• Intel TeraHertz : tecnología similar de Intel.
• Ingeniería de deformación
• Oblea (electrónica)
• Unión de obleas

• Consorcio de la Industria SOI : un sitio con amplia información y formación sobre la tecnología SOI.
• Portal SOI IP : un motor de búsqueda para SOI IP
• AMDboard : un sitio con amplia información sobre la tecnología SOI.
• Noticias sobre sustratos avanzados : un boletín informativo sobre la industria SOI, producido por Soitec.
• MIGAS '04 - La séptima edición de la Escuela Internacional de Verano MIGAS sobre Microelectrónica Avanzada, dedicada a la tecnología y los dispositivos SOI.
• MIGAS '09 - Duodécima sesión de la Escuela Internacional de Verano sobre Microelectrónica Avanzada: "Nanodispositivos de silicio sobre aislante (SOI)"