Modelo funcional del autobús

Un modelo funcional de bus (BFM), también conocido como modelo de verificación de transacciones (TVM), es un modelo de software no sintetizable de un componente de circuito integrado con uno o más buses externos. El objetivo principal del modelo es simular las transacciones del bus del sistema antes de construir y probar el hardware real. Los BFM se definen generalmente como tareas en lenguajes de descripción de hardware (HDL), que aplican estímulos al diseño bajo verificación mediante formas de onda y protocolos complejos. Un BFM se implementa típicamente utilizando lenguajes de descripción de hardware como Verilog , VHDL , SystemC o SystemVerilog .

Por lo general, los BFM ofrecen una interfaz de doble cara: una cara controla y muestrea señales de bajo nivel según el protocolo del bus. En la otra cara, se encuentran disponibles tareas para crear y responder a transacciones del bus. Los BFM se utilizan a menudo como bloques de construcción reutilizables para crear bancos de pruebas de simulación, en los que los puertos de interfaz del bus del diseño bajo prueba se conectan a los BFM adecuados.

Otra aplicación común de los BFM es la provisión de modelos sustitutos para componentes IP : en lugar de una lista de conexiones o un diseño RTL de un componente IP, un proveedor de IP externo podría proporcionar únicamente un BFM adecuado para fines de verificación. El componente IP real, en forma de una lista de conexiones a nivel de compuertas, puede ser proporcionado directamente a la fundición por el proveedor de IP.

Anteriormente, los BFM se consideraban entidades no sintetizables; sin embargo, recientemente también están disponibles como modelos sintetizables.

Los BFM a veces se denominan TVM o Modelos de Verificación de Transacciones. Esto hace hincapié en que las operaciones del bus del modelo se han agrupado en transacciones de bus atómicas para facilitar la emisión y visualización de dichas transacciones. Las visualizaciones de las transacciones de bus modeladas por los TVM son similares a la salida de un analizador de protocolos o un detector de tráfico de bus .

• Mitchel, Donna (2001). "Técnicas de codificación de bancos de pruebas VHDL/Verilog manuales y automáticas" (PDF) . Dedicated Systems Magazine . 9 (2). Archivado del original (PDF) el 22 de enero de 2004. Recuperado el 8 de abril de 2013 .