Serie CDC 6000

En todos los ordenadores de la serie CDC 6000, el procesador central se comunica con aproximadamente siete programas activos simultáneamente ( trabajos ), que residen en la memoria central. Las instrucciones de estos programas se leen en los registros del procesador central y este las ejecuta a intervalos programados. Los resultados se devuelven a la memoria central.

La información se almacena en la memoria central en forma de palabras. Cada palabra tiene una longitud de 60 dígitos binarios ( bits ). Los mecanismos de control de datos y direcciones, altamente eficientes, permiten que una palabra se mueva dentro o fuera de la memoria central en tan solo 100 nanosegundos.

Una unidad de almacenamiento de núcleo extendido (ECS) proporciona almacenamiento de memoria adicional y mejora las potentes capacidades de procesamiento de los ordenadores de la serie CDC 6000. La unidad contiene bancos de núcleos intercalados, cada uno de una palabra ECS (488 bits) de ancho, y un búfer de 488 bits para cada banco. Aunque nominalmente más lenta que la memoria caché (CM), la ECS incluía un búfer (caché) que, en algunas aplicaciones, le proporcionaba un mejor rendimiento. Sin embargo, con un patrón de referencia más común, la memoria caché seguía siendo más rápida.

El procesador central es la unidad aritmética de alta velocidad que funciona como el motor principal del ordenador. Realiza las operaciones de suma, resta y lógica, así como todas las instrucciones de multiplicación, división, incremento, indexación y bifurcación para los programas de usuario. En la arquitectura CDC 6000, la unidad central de procesamiento no realiza operaciones de entrada/salida (E/S). La entrada/salida es totalmente asíncrona y la realizan los procesadores periféricos.

Una CPU de la serie 6000 contiene 24 registros operativos , designados X0–X7, A0–A7 y B0–B7. Los ocho registros X tienen una longitud de 60 bits cada uno y se utilizan para la mayoría de las manipulaciones de datos, tanto enteros como de punto flotante . Los ocho registros B tienen una longitud de 18 bits y generalmente se utilizan para la indexación y el almacenamiento de direcciones. El registro B0 está cableado para devolver siempre 0. Por convención de software, el registro B1 generalmente se establece en 1. (Esto a menudo permite el uso de instrucciones de 15 bits en lugar de instrucciones de 30 bits ). Los ocho registros A de 18 bits están "acoplados" a sus registros X correspondientes: establecer una dirección en cualquiera de los registros A1 a A5 provoca una carga de memoria del contenido de esa dirección en los registros X correspondientes. Del mismo modo, establecer una dirección en los registros A6 y A7 provoca una escritura en memoria en esa ubicación de memoria desde X6 o X7. Los registros A0 y X0 no están acoplados de esta manera, por lo que pueden usarse como registros temporales. Sin embargo, A0 y X0 se utilizan al direccionar el almacenamiento central extendido (ECS) de CDC.

Las instrucciones tienen una longitud de 15 o 30 bits, por lo que puede haber hasta cuatro instrucciones por palabra de 60 bits . Una palabra de 60 bits puede contener cualquier combinación de instrucciones de 15 y 30 bits que quepan dentro de la palabra, pero una instrucción de 30 bits no puede pasar a la siguiente palabra. Los códigos de operación tienen una longitud de seis bits. El resto de la instrucción consiste en tres campos de registro de tres bits (dos operandos y un resultado) o dos registros con una constante inmediata de 18 bits . Todas las instrucciones son de "registro a registro". Por ejemplo, el siguiente código COMPASS (lenguaje ensamblador) carga dos valores de la memoria, realiza una suma de enteros de 60 bits y luego almacena el resultado:

SA1 X ESTABLECE EL REGISTRO A1 EN LA DIRECCIÓN DE X; CARGA X1 DESDE ESA DIRECCIÓN SA2 Y ESTABLECE EL REGISTRO A2 EN LA DIRECCIÓN DE Y; CARGA X2 DESDE ESA DIRECCIÓN IX6 X1+X2 ENTERO LARGO SUMAR LOS REGISTROS X1 Y X2, RESULTADO EN X6 SA6 A1 ESTABLECE EL REGISTRO A6 EN (A1); ALMACENA X6 EN X; POR LO TANTO, X += Y

El procesador central utilizado en la serie CDC 6400 contiene un elemento aritmético unificado que ejecuta una instrucción de máquina a la vez. Dependiendo del tipo de instrucción, una instrucción puede tardar desde cinco ciclos de reloj para aritmética de enteros de 18 bits hasta 68 ciclos de reloj (conteo de población de 60 bits). El CDC 6500 es idéntico al 6400, pero incluye dos CPU 6400 idénticas. Por lo tanto, el CDC 6500 puede casi duplicar el rendimiento computacional de la máquina, aunque el rendimiento de E/S sigue estando limitado por la velocidad de los dispositivos de E/S externos atendidos por los mismos 10 PP/12 canales. Muchos clientes de CDC trabajaban en problemas con limitaciones de cómputo.

El ordenador CDC 6600, al igual que el CDC 6400, cuenta con un único procesador central. Sin embargo, este procesador central ofrece una eficiencia mucho mayor. El procesador está dividido en 10 unidades funcionales individuales , cada una diseñada para un tipo de operación específico. Las 10 unidades funcionales pueden operar simultáneamente, cada una realizando su propia operación. Las unidades funcionales disponibles son: bifurcación, booleana, desplazamiento, suma de enteros largos, suma de punto flotante , división de punto flotante, dos multiplicadores de punto flotante y dos unidades de incremento (suma de enteros de 18 bits). Las latencias de las unidades funcionales oscilan entre tres ciclos de reloj para la suma de incremento y 29 ciclos de reloj para la división de punto flotante.

El procesador 6600 puede emitir una nueva instrucción en cada ciclo de reloj, siempre que disponga de los recursos necesarios (unidad funcional, registros). Estos recursos se monitorizan mediante un mecanismo de marcador . Una pila de instrucciones , que almacena en caché el contenido de ocho palabras de instrucción (32 instrucciones cortas, 16 instrucciones largas o una combinación de ambas), también contribuye a mantener una alta tasa de emisión. Los bucles pequeños pueden residir completamente dentro de la pila, eliminando la latencia de memoria en la búsqueda de instrucciones.

Tanto la CPU 6400 como la 6600 tienen un tiempo de ciclo de 100 ns (10  MHz). Debido a la naturaleza serial de la CPU 6400, su velocidad exacta depende en gran medida de la combinación de instrucciones, pero generalmente ronda 1 MIPS . Las sumas de punto flotante son bastante rápidas a 11 ciclos de reloj, sin embargo, la multiplicación de punto flotante es muy lenta a 57 ciclos de reloj. Por lo tanto, su velocidad de punto flotante dependerá en gran medida de la combinación de operaciones y puede ser inferior a 200 kFLOPS . La 6600 es más rápida. Con una buena planificación de instrucciones del compilador, la máquina puede acercarse a su pico teórico de 10 MIPS. Las sumas de punto flotante toman cuatro ciclos de reloj, y las multiplicaciones de punto flotante toman 10 ciclos (pero hay dos unidades funcionales de multiplicación, por lo que se pueden procesar dos operaciones al mismo tiempo). Por lo tanto, la 6600 puede tener una velocidad máxima de punto flotante de 2-3 MFLOPS.

El ordenador CDC 6700 combina características de los otros tres modelos. Al igual que el CDC 6500, cuenta con dos procesadores centrales. Uno es un procesador central CDC 6400/CDC 6500 con sección aritmética unificada; el otro es el procesador central CDC 6600, más eficiente. Esta combinación convierte al CDC 6700 en el más rápido y potente de la serie CDC 6000.

El procesador central comparte el acceso a la memoria central con hasta diez procesadores periféricos (PP). Cada procesador periférico es una computadora individual con su propia  memoria de 1 μs y 4K palabras de 12 bits. ^{[ 15 ] : p.4-2} (Son algo similares a las minicomputadoras CDC 160A , ya que comparten la longitud de palabra de 12 bits y partes del conjunto de instrucciones).

Si bien los PP se diseñaron como una interfaz para los 12 canales de E/S , partes del Sistema Operativo Chippewa (COS) y sistemas derivados del mismo, como SCOPE , MACE, KRONOS , NOS y NOS/BE, se ejecutan en los PP. ^{[ 27 ]} Solo los PP tienen acceso a los canales y pueden realizar entrada/salida: la transferencia de información entre la memoria central y los dispositivos periféricos, como discos y unidades de cinta magnética . Liberan al procesador central de todas las tareas de entrada/salida, de modo que este pueda realizar cálculos mientras los procesadores periféricos se dedican a las funciones de entrada/salida y del sistema operativo. Esta característica promueve un procesamiento general rápido de los programas de usuario.

Cada procesador periférico puede sumar, restar y realizar operaciones lógicas. Instrucciones especiales realizan la transferencia de datos entre la memoria del procesador y, a través de los canales, los dispositivos periféricos a una velocidad de hasta 1  μs por palabra. Los procesadores periféricos se implementan colectivamente como un procesador de barril . ^{[ 28 ]} Cada uno ejecuta rutinas independientemente de los demás. Son un precursor informal del bus mastering o acceso directo a memoria .

Las instrucciones utilizan un código de operación de seis bits, dejando así seis bits para un operando. También es posible combinar los 12 bits de la siguiente palabra para formar una dirección de 18 bits (el tamaño necesario para acceder a las 131 072 palabras completas de la Memoria Central). ^{[ 15 ] : págs. 4-6}

Para la entrada o salida de datos, cada procesador periférico accede a un dispositivo periférico a través de un enlace de comunicación denominado canal de datos. Un dispositivo periférico puede conectarse a cada canal de datos; sin embargo, un canal puede modificarse mediante hardware para dar servicio a más de un dispositivo. Los canales de datos no tienen acceso a la memoria central ni a la periférica, y dependen de los programas que se ejecutan en un procesador periférico para acceder a la memoria o encadenar operaciones.

Cada procesador periférico puede comunicarse con cualquier dispositivo periférico si otro procesador periférico no está utilizando el canal de datos conectado a dicho dispositivo. En otras palabras, solo un procesador periférico a la vez puede utilizar un canal de datos específico para comunicarse con un dispositivo periférico. Sin embargo, un procesador periférico puede escribir datos en un canal que otro procesador periférico esté leyendo.

Además de la comunicación entre dispositivos periféricos y procesadores periféricos, también se produce comunicación entre el operador del ordenador y el sistema operativo. Esto es posible gracias a la consola del ordenador , que contaba con dos pantallas CRT .

Esta consola de visualización representó un cambio significativo con respecto a las consolas de computadora convencionales de la época, que contenían cientos de luces parpadeantes e interruptores para cada bit de estado de la máquina. (Véase el panel frontal para un ejemplo). En comparación, la consola de la serie 6000 tiene un diseño elegante: simple, rápida y confiable.

Las pantallas de la consola son caligráficas , no basadas en trama . Un circuito analógico dirige los haces de electrones para dibujar los caracteres individuales en la pantalla. Uno de los procesadores periféricos ejecuta un programa específico llamado "DSD" (Dynamic System Display), que controla la consola. La programación en DSD debe ser rápida, ya que necesita actualizar la pantalla continuamente con la suficiente rapidez para evitar el parpadeo visible.

DSD muestra información sobre el sistema y los trabajos en curso. La consola también incluye un teclado mediante el cual el operador puede introducir solicitudes para modificar programas almacenados y visualizar información sobre los trabajos en ejecución o pendientes de ejecución.

En la consola del operador se puede ejecutar un editor de pantalla completa llamado O26 (en honor a la perforadora de tarjetas IBM modelo 026 , cuyo primer carácter es alfabético debido a las restricciones del sistema operativo). Este editor de texto apareció en 1967, lo que lo convirtió en uno de los primeros editores de pantalla completa. (Desafortunadamente, CDC tardó otros 15 años en ofrecer FSE, un editor de pantalla completa para usuarios habituales de tiempo compartido en el sistema operativo de red de CDC).

También hay una variedad de juegos que se programaron usando la consola del operador. Estos incluyen BAT (un juego de béisbol), KAL (un caleidoscopio ), DOG ( Snoopy volando con su caseta por las pantallas), ADC ( Andy Capp pavoneándose por las pantallas), EYE (convierte las pantallas en globos oculares gigantes y luego les guiña un ojo), PAC (un juego tipo Pac-Man ), un simulador de aterrizaje lunar y más.

Los requisitos mínimos de hardware de un sistema informático de la serie CDC 6000 consisten en el ordenador, que incluye 32.768 palabras de memoria central, cualquier combinación de discos, paquetes de discos o tambores para proporcionar 24 millones de caracteres de almacenamiento masivo, un lector de tarjetas perforadas , una perforadora de tarjetas perforadas , una impresora con controladores y dos unidades de cinta magnética de siete pistas.

Se podían obtener sistemas más grandes incluyendo equipos opcionales como memoria central adicional, ^{[ 29 ] [ 15 ]} almacenamiento de núcleo extendido (ECS), unidades de disco o tambor adicionales, lectores de tarjetas, perforadoras, impresoras y unidades de cinta. También estaban disponibles trazadores gráficos y grabadoras de microfilm .

• Lector de tarjetas CDC 405: la unidad lee tarjetas de 80 columnas a 1200 tarjetas por minuto y tarjetas de 51 columnas a 1600 tarjetas por minuto. Cada bandeja tiene capacidad para 4000 tarjetas, lo que reduce la frecuencia de carga. ^{[ 30 ]}
• Pantalla de consola CDC 6602/6612
• Sistema de discos CDC 6603
• Unidades de transporte de cinta magnética CDC 606 (7 pistas, compatibles con IBM)
• Transportadores de cinta magnética CDC 626 (14 pistas)
• Multiplexor de comunicaciones CDC 6671: admite una combinación de hasta 16 conexiones de datos síncronas de hasta 4800 bit/s cada una para la entrada remota de trabajos , o conexiones de datos asíncronas de hasta 300 bit/s cada una para el tiempo compartido.  
• Multiplexor de comunicaciones CDC 6676: admite hasta 64 conexiones de datos asíncronas de hasta 300  bit/s cada una para acceso de tiempo compartido .
• Acoplador de satélite CDC 6682/6683
• Convertidor de canal de datos CDC 6681 ^{[ 5 ]}

El CDC 6600 es el superordenador principal insignia de la serie 6000 de sistemas informáticos fabricados por Control Data Corporation . Generalmente considerado como el primer superordenador exitoso , superó a su predecesor más rápido, el IBM 7030 Stretch , por un factor de tres. Con un rendimiento de hasta tres megaFLOPS , ^{[ 31 ] [ 32 ]} el CDC 6600, del que se vendieron alrededor de 100, ^{[ 33 ]} fue el ordenador más rápido del mundo desde 1964 hasta 1969, cuando cedió ese estatus a su sucesor, el CDC 7600. ^{[ 34 ] [ 25 ]} 

El CDC 6600 se anticipó a la filosofía de diseño RISC y, de manera inusual, empleó una representación de enteros en complemento a uno . Sus sucesores continuaron la tradición arquitectónica durante más de 30 años, hasta finales de la década de 1980, y fueron los últimos chips diseñados con enteros en complemento a uno. ^{[ 35 ]}

El CDC 6600 fue también el primer ordenador de uso generalizado en incluir una arquitectura de carga y almacenamiento , en la que la escritura en sus registros de direcciones activaba la carga o el almacenamiento de datos en sus registros de datos.

Los primeros CDC 6600 se entregaron en 1965 a los Laboratorios Nacionales de Livermore y Los Alamos (administrados por la Universidad de California). El número de serie 4 fue al Instituto Courant de Ciencias Matemáticas de la Universidad de Nueva York en Greenwich Village, Nueva York. La primera entrega fuera de los EE. UU. fue al laboratorio del CERN cerca de Ginebra , Suiza , ^{[ 36 ]} donde se utilizó para analizar los dos a tres millones de fotografías de las trayectorias de la cámara de burbujas que los experimentos del CERN producían cada año. En 1966, otro CDC 6600 fue entregado al Laboratorio de Radiación Lawrence , parte de la Universidad de California en Berkeley , donde se utilizó para el análisis de eventos nucleares fotografiados dentro de la cámara de burbujas de Álvarez. ^{[ 37 ]} La ​​Universidad de Texas en Austin recibió uno para sus Departamentos de Ciencias de la Computación y Matemáticas, y lo instaló bajo tierra en su campus principal, escondido en una ladera con un lado expuesto, para una mayor eficiencia de refrigeración.

Un ordenador CDC 6600 se exhibe en el Museo de Historia de la Computación en Mountain View, California .

El CDC 6400 , perteneciente a la serie CDC 6000, es un ordenador central fabricado por Control Data Corporation en la década de 1960. Su unidad central de procesamiento (CPU) era arquitectónicamente compatible con la del CDC 6600. A diferencia del 6600, que contaba con 10 unidades funcionales paralelas capaces de procesar múltiples instrucciones simultáneamente, el 6400 disponía de una unidad aritmética unificada, que solo podía procesar una instrucción a la vez. Esto se traducía en una CPU más lenta y de menor rendimiento, pero con un coste significativamente inferior. La memoria, la entrada/salida (E/S) del procesador periférico y los periféricos eran, por lo demás, idénticos a los del 6600.

En diciembre de 1966, en UC Berkeley , se puso en funcionamiento un sistema CDC 6400 como sistema informático académico (diciembre de 1966 a agosto de 1982). ^{[ 38 ] [ 39 ] [ 40 ] [ 41 ] [ 42 ] [ 43 ]}

En 1966, el Centro de Computación ( en alemán : Rechenzentrum ) de la Universidad RWTH Aachen adquirió un CDC 6400, el primer superordenador de datos de control en Alemania y el segundo en Europa después del de la Organización Europea para la Investigación Nuclear (CERN). Prestó servicio a toda la universidad también mediante 64 teletipos de línea remota (TTY) hasta que fue reemplazado por un ordenador CDC Cyber ​​175 en 1976. ^{[ 44 ]}

• 
  Consola de operador del CDC 6400 con cuatro unidades de memoria de cinta magnética al fondo y una unidad controladora de cinta magnética delante de ellas en el Rechenzentrum (Centro de Computación) de la Universidad RWTH Aachen , Alemania (1970).
• 
  Unidades de memoria de cinta magnética de siete pistas (CDC 604) en el Centro de Computación (Rechenzentrum) de la Universidad RWTH Aachen, Alemania (1970).
• 
  CDC 6400 utilizado por la Armada de los Estados Unidos