Caché en una varilla

COASt , acrónimo de " caché en un stick ", es un estándar de empaquetado para módulos que contienen SRAM utilizada como caché L2 en un ordenador. Los módulos COASt tienen un aspecto similar a los módulos SIMM , que son algo más grandes . Estos módulos fueron bastante populares en las plataformas Apple y PC a principios y mediados de la década de 1990, pero en los ordenadores más recientes la caché está integrada en la CPU o en la placa base . Los módulos COASt desacoplaron la placa base de su caché, lo que permitió crear diversas configuraciones. Un sistema de bajo coste podía funcionar sin caché, mientras que un sistema más caro podía venir equipado con 512 KB o más de caché. Los módulos COASt posteriores se equiparon con SRAM de ráfaga segmentada .

Motorola definió originalmente el estándar con un ancho de entre 4,33 y 4,36 pulgadas (110 y 111  mm) y  una altura de entre 1,12 y 1,16 pulgadas (28 y 29 mm). Se podía encontrar en muchos ordenadores Apple Macintosh a principios y mediados de la década de 1990, pero desapareció cuando el Mac migró a la plataforma PowerPC .

Intel también utilizó el estándar COASt para sus sistemas Pentium , donde se podía encontrar hasta 1998 en los sistemas Pentium MMX que utilizaban chipsets de Intel como el 430VX y el 430TX. Posteriormente, Intel combinó esta arquitectura con la CPU y creó el cartucho Slot 1 CPU, que contenía tanto la CPU como chips de caché independientes.

La ranura donde se conectaba el módulo COASt se denominaba "CELP" o "card edge low profile" (perfil bajo en el borde de la tarjeta), en referencia a la pequeña placa de circuito impreso y los conductores en su borde. Tenía 80 contactos a cada lado de la placa de circuito impreso (para un total de 160), espaciados a 0,050", además de una muesca de identificación entre los contactos 42 y 43.

Los módulos COASt proporcionaban 256 KB o 512 KB de caché de mapeo directo , organizada en 8192 o 16384 líneas de 32 bytes. Un bus de datos de 64 bits permitía transferir la línea de caché en una ráfaga de 4 ciclos.

Los módulos contenían 256 KB o 512 KB de SRAM de ráfaga de canalización rápida , además de 8 u 11 bits de RAM estática aún más rápida por línea para almacenar las etiquetas de caché. (El módulo proporciona pines para 11 líneas, pero muchas placas base y módulos solo proporcionaban 8). Algunas variantes (ilustradas a la derecha) ubicaban la RAM de etiquetas en la placa base y solo la RAM de caché principal estaba en el módulo.

Consideremos primero el módulo de 256 KB. Una etiqueta de 8 bits permite almacenar en caché hasta 256 veces el tamaño de la caché, es decir, 64  MiB. Una etiqueta de 11 bits admite hasta 512  MiB. Cada línea de caché también tiene un bit de validez y un bit de modificación, almacenados en el controlador de caché. (Tamaño total: 16 Kbits o 2 Kbytes).

Un módulo de 512 KB contiene el doble de líneas de caché, por lo que requiere un bit de etiqueta menos para admitir el mismo tamaño de memoria caché. El bit de etiqueta restante se utiliza para almacenar el bit de modificación de la línea de caché, y los 16 KB del controlador de caché se utilizan para los bits válidos.

• Kozierok, Charles M. (17 de abril de 2001). "Módulos COASt" . The PC Guide . Archivado del original el 6 de febrero de 2019.
• Procedimiento de instalación física del módulo de caché , PCGuide, 17 de abril de 2001.
• Renn, Brian. La guía de cachés: ¿Qué es COASt?, 12 de diciembre de 1998.
• Accutek Microcircuit Corporation, Módulo de caché secundaria de 512 KB para la CPU Pentium y 82430 PCISETS , consultado el 1 de enero de 2012 .Admite etiquetas de 11 bits.
• Motorola (1996-12-09), Módulo de caché secundaria BurstRAM™ segmentado de 256K/512K para Pentium™ (PDF) , consultado el 2012-01-01 .Solo admite etiquetas de 8 bits.