Camera Link es un estándar de protocolo de comunicación en serie [1] diseñado para aplicaciones de interfaz de cámara basado en la interfaz Channel-link de National Semiconductor . Fue diseñado con el propósito de estandarizar productos de video científicos e industriales, incluidas cámaras, cables y capturadores de imágenes . El estándar es mantenido y administrado por la Automated Imaging Association o AIA, el grupo comercial de la industria de visión artificial global .
Protocolo de transmisión
Camera Link utiliza de uno a tres chips transceptores de enlace de canal con cuatro enlaces de 7 bits en serie cada uno. [1] [2] [3] Como mínimo, Camera Link utiliza 28 bits para representar hasta 24 bits de datos de píxeles y 3 bits para señales de sincronización de vídeo, dejando un bit libre. Los bits de sincronización de vídeo son Datos válidos, Cuadro válido y Línea válida. Los datos se serializan 7:1, y los cuatro flujos de datos y un reloj dedicado se controlan en cinco pares LVDS . El receptor acepta los cuatro flujos de datos LVDS y el reloj LVDS, y luego controla los 28 bits y un reloj a la placa. El estándar de enlace de cámara requiere que estos 28 bits se transmitan en 4 pares diferenciales serializados con un factor de serialización de 7. El reloj de datos paralelo se transmite con los datos. Normalmente, un reloj 7× debe ser generado por un bloque PLL o SERDES para transmitir o recibir el vídeo serializado. Para deserializar los datos, se puede emplear un registro de desplazamiento y un contador . El registro de desplazamiento captura cada uno de los bits serializados, uno a la vez, luego registra los datos en el dominio del reloj paralelo, una vez que el contador de datos ha alcanzado su valor terminal.
Variantes
Camera Link viene en varias variantes que difieren en la cantidad de datos que se pueden transferir. Algunas de ellas requieren dos cables para la transmisión.
Configuración base
La configuración "Base" Camera Link transmite señales a través de un único conector/cable. [1] [2] [3] El cable utilizado es un conector macho de 26 pines MDR ("Mini D Ribbon"), optimizado por 3M para la señal LVDS. Además de los 5 pares LVDS que transmiten los datos de vídeo serializados (24 bits de datos y 4 bits de encuadre/habilitación), el conector también transmite 4 señales de control discretas LVDS y 2 canales de comunicación serial asíncronos LVDS para comunicarse con la cámara. A la frecuencia máxima de funcionamiento del chipset (85 MHz), la configuración base produce un rendimiento de datos de vídeo de 2,04 Gbit /s (255 MB /s).
Configuración media/completa
La especificación Camera Link incluye configuraciones de mayor ancho de banda que proporcionan rutas de datos de video adicionales a través de un segundo conector/cable. La configuración "Media" duplica el ancho de banda de video, agregando 24 bits de datos y los mismos 4 bits de encuadre/habilitación presentes en la configuración "Básica". [1] [2] [3] Esto produce una ruta de datos de video de 48 bits de ancho capaz de transmitir hasta 4,08 Gbit /s (510 MB /s). La configuración "Completa" agrega otros 16 bits a la ruta de datos, lo que da como resultado una ruta de video de 64 bits de ancho [1] [2] [3] que puede transportar 5,44 Gbit /s (680 MB /s).
Configuración de Deca
Algunos fabricantes de cámaras y hardware de adquisición de datos han ampliado el ancho de banda de la interfaz más allá de los límites impuestos por la especificación de la interfaz Camera Link. Estos formatos amplían el ancho de la configuración "Full" utilizando 8 bits no utilizados y reasignando los 8 bits redundantes de encuadre/habilitación para producir un ancho de ruta de datos de hasta 80 bits en dos conectores/cables, lo que aumenta aún más el ancho de banda de vídeo. Ha surgido un consenso en la industria sobre la variante de 80 bits, y las cámaras y capturadores de fotogramas compatibles se comercializan con el término "Camera Link Deca". Sin embargo, algunos fabricantes utilizan el término "Extended Full" para referirse a la configuración Deca, [4] y otros siguen utilizando el término Camera Link Full cuando se refieren a Full Deca. La ruta de vídeo de 80 bits puede transportar 6,8 Gbit /s (850 MB /s). [5]
Sincronización de señales
La imagen de abajo muestra la sincronización relativa de la señal del reloj y una línea de datos de uno de los transceptores Channel Link utilizados para las transmisiones Camera Link. Las palabras de datos comienzan en la mitad de la fase alta del reloj y el bit más significativo se transmite primero. [6]

Asignaciones de bits
Los bits de los valores de los píxeles no se asignan a los transmisores en serie en orden, sino que se permutan de una manera complicada, como se muestra en la siguiente figura. La figura etiqueta los bits de datos de Camera Link de manera consecutiva e incluye 8 bits adicionales que no forman parte de la especificación completa de Camera Link. (El estándar Camera Link divide los bits de datos en ocho puertos de 8 bits denotados por combinaciones de letras y números, pero utiliza las mismas combinaciones de letras y números para los canales de color que no siempre se corresponden uno a uno, lo que hace que esta notación sea ambigua).

La mitad superior de esta figura solo es relevante para las configuraciones Media y Completa, que requieren dos interfaces físicas y dos cables. Los dos rectángulos del medio representan los cables, con los pines del conector de cada señal impresos a cada lado.
A la izquierda de los transceptores, se imprime la lista de bits de datos de píxeles transmitidos a través de ese enlace de canal, de LSB a MSB. Los caracteres L, F y D se refieren a los bits de sincronización de línea, sincronización de trama y datos válidos, respectivamente. El guión bajo representa un bit de repuesto sin usar. Queda por decir cómo se asignan los bits de datos de píxeles a los bits 0 a 71 utilizados en la figura. Para píxeles en escala de grises, se trata de una asignación uno a uno trivial; para píxeles de color con un múltiplo de 8 bits por color, los colores simplemente se concatenan en el orden rojo, verde y azul (de LSB a MSB). Para datos RGB de 12 bits, los 8 bits inferiores de cada color se asignan a los bits de datos 0–7, 16–23, 32–39; los 4 bits superiores de cada color a los bits 8–11, 12–15, 40–43. [1]
Cables y conectores
La norma prescribe conectores de cinta Delta miniatura de 26 pines (MDR-26) para su uso con Camera Link; [1] la variante reducida SDR-26 está permitida desde la versión 1.2 de la norma. Las asignaciones de pines del conector se muestran en la figura grande de la sección anterior. La distribución de pines del conector es la siguiente:

Los pares diferenciales coincidentes se ubican deliberadamente en lados opuestos del conector y en diferentes lados del conector en los diferentes extremos del cable. Esto evita la distorsión debido a que el conector se monta perpendicularmente en una placa de circuito impreso . [6]
Los cables Camera Link son cables de par trenzado blindados. La norma especifica que los pares diferenciales deben estar blindados individualmente y que el cable en su conjunto debe tener dos blindajes. [1] Algunas empresas ahorran costes al no blindar los dos pares de señales de interfaz serial, que transportan señales más lentas que los datos de la cámara; estos cables tienen un extremo de cámara y un extremo de captura y no se pueden invertir, ni se pueden utilizar como un segundo cable en una configuración media o completa.
Especificaciones estándar de la interfaz
El estándar Camera Link es mantenido por la AIA . La introducción del estándar Camera Link Interface Standard (1.0) se publicó en octubre de 2000. La revisión 1.1 se adoptó en enero de 2004, con soporte ampliado para funciones de software. El comité de estándares adoptó la versión 1.2 en enero de 2007, introduciendo conectores mini SDR ("Shrunk D Ribbon") (SDR-26) y alimentación a través de Camera Link (POCL). El Anexo D de la revisión 1.2 agrega descripciones mecánicas y eléctricas al estándar, especialmente el rendimiento del cable. El Anexo E de la revisión 1.2 enumera los requisitos del equipo POCL. Camera Link 2.0 se publicó en noviembre de 2011.
Véase también
- Enlace del canal
- Asociación de imágenes automatizadas
- Visión de GigE
- Lista de anchos de banda de dispositivos
- Señalización diferencial de bajo voltaje (LVDS)
- CoaXPress
- Interfaz serial de la cámara
Notas
- ^ abcdefgh Especificaciones del estándar de interfaz de enlace de cámara para cámaras digitales y capturadores de imágenes, versión 1.1 Automated Imaging Association, enero de 2004
- ^ abcd Breve descripción archivada el 20 de enero de 2013 en Wayback Machine de la tecnología Camera Link del fabricante de cámaras Basler
- ^ abcd "Descripción técnica de la interfaz CameraLink". Archivado desde el original el 6 de noviembre de 2016. Consultado el 12 de noviembre de 2011 .
- ^ "Manual de NI PCIe 1433" (PDF) . Archivado (PDF) del original el 2017-10-19 . Consultado el 2017-10-18 .
- ^ "Manual del usuario del MC13xx" (PDF) . Archivado desde el original (PDF) el 2007-02-10 . Consultado el 2008-05-28 .
- ^ ab "Guía de diseño de enlaces de canal de National Semiconductor" (PDF) . Archivado (PDF) del original el 2018-02-03 . Consultado el 2018-02-03 .
Enlaces externos
- Automated Imaging Association, organismo responsable del estándar Camera Link
- Estándar Camera Link V1.0, octubre de 2000
- Camera Link HS, Camera Link High Speed Standard con soporte para cableado de fibra y hasta 16 000 MB/s