Hispanopedia Wiki
Articulo de referencia

Computación del caos

En la informática teórica , la computación caótica se basa en la idea de utilizar sistemas caóticos para realizar cálculos . En particular, los sistemas caóticos pueden generar ...

Hispanopedia WikiContenido en espanolLectura gratuita

En la informática teórica , la computación caótica se basa en la idea de utilizar sistemas caóticos para realizar cálculos . En particular, los sistemas caóticos pueden generar todo tipo de puertas lógicas y, además, permiten que se transformen entre sí.

Introducción

Los sistemas caóticos generan una gran cantidad de patrones de comportamiento y son irregulares porque alternan entre ellos. Son sensibles a las condiciones iniciales, lo que, en la práctica, significa que pueden cambiar de patrón con extrema rapidez.

Las computadoras digitales modernas realizan cálculos basados ​​en operaciones lógicas digitales implementadas al nivel más bajo como puertas lógicas . Existen esencialmente siete funciones lógicas básicas implementadas como puertas lógicas: AND , OR , NOT , NAND , NOR , XOR y XNOR .

Una puerta lógica de transformación caótica consiste en un circuito no lineal genérico que exhibe una dinámica caótica, generando diversos patrones. Se utiliza un mecanismo de control para seleccionar los patrones que corresponden a diferentes puertas lógicas. La sensibilidad a las condiciones iniciales se emplea para conmutar entre diferentes patrones con extrema rapidez (en menos de un ciclo de reloj de computadora).

Transformación caótica

Como ejemplo de cómo funciona la transformación caótica, consideremos un sistema caótico genérico conocido como el mapa logístico . Este mapa no lineal ha sido muy estudiado por su comportamiento caótico y su representación funcional viene dada por:

incógnitanorte+1=rincógnitanorte(1−incógnitanorte){\displaystyle \qquad x_{n+1}=rx_{n}(1-x_{n})}.

En este caso, el valor de x es caótico cuando r >~ 3.57... y cambia rápidamente entre diferentes patrones en el valor de x a medida que se itera el valor de n . Un controlador de umbral simple puede controlar o dirigir el mapa o sistema caótico para producir uno de muchos patrones. El controlador básicamente establece un umbral en el mapa de tal manera que si la iteración ("actualización caótica") del mapa toma un valor de x que está por encima de un valor de umbral dado, x *, entonces la salida corresponde a un 1, de lo contrario corresponde a un 0. Luego se puede realizar ingeniería inversa del mapa caótico para establecer una tabla de búsqueda de umbrales que produzcan robustamente cualquiera de las operaciones de puerta lógica. [ 1 ] [ 2 ] [ 3 ] Dado que el sistema es caótico, varias puertas ("patrones") pueden cambiar exponencialmente rápido.

ChaoGate

ChaoGate es una implementación de una puerta lógica de transformación caótica desarrollada por William Ditto, Sudeshna Sinha y K. Murali. [ 4 ] [ 5 ]

Chaologix Inc. ha presentado una computadora caótica, compuesta por una red de ChaoGates.

Investigación

Investigaciones recientes han demostrado cómo se pueden emplear computadoras caóticas en aplicaciones tolerantes a fallos , mediante la introducción de métodos de detección de fallos basados ​​en la dinámica. [ 6 ] También se ha demostrado que los estados dinámicos multidimensionales disponibles en un único ChaoGate pueden explotarse para implementar computación caótica paralela, [ 7 ] [ 8 ] y, como ejemplo, esta arquitectura paralela puede conducir a la construcción de un elemento de memoria similar a SR a través de un ChaoGate. [ 7 ] Como otro ejemplo, se ha demostrado que cualquier función lógica puede construirse directamente a partir de un solo ChaoGate. [ 9 ]

El caos permite que se encuentre orden en sistemas tan diversos como la atmósfera, el latido del corazón, los fluidos, la sismología, la metalurgia, la fisiología o el comportamiento de un mercado de valores. [ 10 ]

Véase también

Referencias

  1. ↑ Sinha, Sudeshna; Ditto, William (1998). "Computación basada en dinámica". Physical Review Letters . 81 (10). American Physical Society (APS): 2156– 2159. Bibcode : 1998PhRvL..81.2156S . doi : 10.1103/physrevlett.81.2156 . ISSN 0031-9007 . 
  2. ↑ Sinha, Sudeshna; Ditto, William L. (1999-07-01). "Computing with distributed chaos". Physical Review E . 60 (1). American Physical Society (APS): 363– 377. Bibcode : 1999PhRvE..60..363S . doi : 10.1103/physreve.60.363 . ISSN 1063-651X . PMID 11969770 .  
  3. ↑ Munakata, T.; Sinha, S.; Ditto, WL (2002). "Computación caótica: implementación de compuertas lógicas fundamentales mediante elementos caóticos". IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications . 49 (11). Institute of Electrical and Electronics Engineers (IEEE): 1629– 1633. doi : 10.1109/tcsi.2002.804551 . ISSN 1057-7122 . 
  4. ↑ Matthew Finnegan (16 de noviembre de 2010). "Científicos utilizan la teoría del caos para crear un nuevo chip. Chaogate ofrece perspectivas de procesamiento prometedoras" . TechEYE.net. Archivado del original el 12 de mayo de 2014. Consultado el 15 de octubre de 2012 .
  5. ↑ «Método y aparato para un módulo de computación caótica», W. Ditto, S. Sinha y K. Murali, Patente estadounidense número 07096347 (22 de agosto de 2006). Patente estadounidense 8,520,191
  6. ↑ Jahed-Motlagh, Mohammad R.; Kia, Behnam; Ditto, William L.; Sinha, Sudeshna (2007). "Tolerancia a fallos y detección en ordenadores caóticos". Revista Internacional de Bifurcación y Caos . 17 (6). World Scientific Pub Co Pte Lt: 1955– 1968. Bibcode : 2007IJBC...17.1955J . doi : 10.1142/s0218127407018142 . ISSN 0218-1274 . 
  7. 1 2 Cafagna, D.; Grassi, G. (2005). Computación basada en el caos mediante el circuito de Chua: computación paralela con aplicación al flip-flop SR . Simposio Internacional sobre Señales, Circuitos y Sistemas. Vol. 2. IEEE. pp. 749–752 . doi : 10.1109/isscs.2005.1511349 . ISBN   0-7803-9029-6.
  8. ↑ Sinha, Sudeshna; Munakata, Toshinori; Ditto, William L. (2002-02-19). "Computación paralela con sistemas dinámicos extendidos". Physical Review E . 65 (3) 036214. American Physical Society (APS). Bibcode : 2002PhRvE..65c6214S . doi : 10.1103/physreve.65.036214 . ISSN 1063-651X . PMID 11909219 .  
  9. ↑ Pourshaghaghi, Hamid Reza; Kia, Behnam; Ditto, William; Jahed-Motlagh, Mohammad Reza (2009). "Bloques lógicos reconfigurables basados ​​en un circuito caótico de Chua". Chaos, Solitons & Fractals . 41 (1). Elsevier BV: 233– 244. Bibcode : 2009CSF....41..233P . doi : 10.1016/j.chaos.2007.11.030 . ISSN 0960-0779 . 
  10. ↑ Soucek, Branko (6 de mayo de 1992). Programación dinámica, genética y caótica: la sexta generación de la serie de tecnología informática . John Wiley & Sons, Inc. pág. 11. ISBN  0-471-55717-X.
  • "Las 10 tecnologías más geniales de las que nunca has oído hablar: Computación del Caos", PC Magazine, vol. 25, n.º 13, pág.  66, 8 de agosto de 2006.
  • "Lógica a partir del caos", MIT Technology Review, 15 de junio de 2006.
  • "Aprovechamiento de las respuestas controladas de elementos caóticos para diseñar hardware configurable", WL Ditto y S. Sinha, Philosophical Transactions of the Royal Society London A, 364, pp.  2483–2494 (2006) doi : 10.1098/rsta.2006.1836 .
  • "Computación del caos: ideas e implementaciones" William L. Ditto, K. Murali y S. Sinha, Philosophical Transactions of the Royal Society London A, (2007) doi : 10.1098/rsta.2007.2116 .
  • "Realización experimental de la puerta NOR fundamental mediante un circuito caótico", K. Murali, Sudeshna Sinha y William L. Ditto, Phys. Rev. E 68, 016205 (2003). doi : 10.1103/PhysRevE.68.016205
  • «Implementación de una puerta NOR mediante un circuito caótico de Chua», K. Murali, Sudeshna Sinha y William L. Ditto, International Journal of Bifurcation and Chaos, vol. 13, n.º 9, págs.  1-4, (2003). doi : 10.1142/S0218127403008053
  • "Tolerancia y detección de fallos en ordenadores caóticos" MR Jahed-Motlagh, B. Kia, WL Ditto y S. Sinha, International Journal of Bifurcation and Chaos 17, 1955-1968 (2007) doi : 10.1142/S0218127407018142
  • "Computación basada en el caos mediante el circuito de Chua: computación paralela con aplicación al flip-flop SR" D. Cafagna, G. Grassi, Simposio Internacional sobre Señales, Circuitos y Sistemas, ISSCS 2005, Volumen: 2, 749-752 (2005) doi : 10.1109/ISSCS.2005.1511349
  • "Computación paralela con sistemas dinámicos extendidos" S. Sinha, T. Munakata y WL Ditto; Physical Review E, 65 036214 [1-7](2002) doi : 10.1103/PhysRevE.65.036214