Diseño de circuitos integrados

Un ciclo típico de diseño de circuitos integrados consta de varios pasos:

1. Especificación del sistema
   1. Estudio de viabilidad y estimación del tamaño del troquel
   2. Análisis funcional
2. Diseño arquitectónico o a nivel de sistema
3. Diseño lógico
   1. Diseño, simulación y disposición de circuitos analógicos
   2. Diseño y simulación digital
   3. Simulación, emulación y verificación de sistemas
4. Diseño de circuitos
   1. Síntesis de diseño digital
   2. Diseño para pruebas y generación automática de patrones de prueba.
   3. Diseño para la fabricación
5. Diseño físico
   1. Planificación de espacios
   2. Lugar y ruta
   3. Extracción de parásitos
6. Verificación física y aprobación
   1. Sincronización estática
   2. Cosimulación y sincronización
7. Preparación de datos de máscara (postprocesamiento de diseño)
   1. Acabado de chips con cinta adhesiva
   2. Disposición de la retícula
   3. Preparación del diseño para la máscara
8. fabricación de retículas
9. Fabricación de fotomáscaras
10. Fabricación de obleas
11. Embalaje
12. Prueba de troquel
    1. Validación e integración posteriores al silicio
    2. Caracterización del dispositivo
    3. Ajustar (si es necesario)
13. Despliegue de chips
    1. Generación de la hoja de datos (normalmente un archivo PDF )
    2. Rampa arriba
    3. Producción
    4. Análisis de rendimiento / análisis de garantía fiabilidad
    5. Análisis de fallos en cualquier devolución
    6. Planificar el chip de próxima generación utilizando información de producción, si es posible.

Los haces de iones focalizados pueden utilizarse durante el desarrollo de chips para establecer nuevas conexiones en un chip. ^{[ 3 ] [ 4 ]}

En términos generales, el diseño de circuitos integrados digitales se puede dividir en tres partes.

• Diseño electrónico a nivel de sistema : En este paso se crea la especificación funcional del usuario. El usuario puede utilizar diversos lenguajes y herramientas para crear esta descripción. Algunos ejemplos son modelos en C / C++ , VHDL , SystemC , SystemVerilog , modelos a nivel de transacción , Simulink y MATLAB .
• Diseño RTL: Este paso convierte la especificación del usuario (lo que el usuario desea que haga el chip) en una descripción a nivel de transferencia de registros (RTL). El RTL describe el comportamiento exacto de los circuitos digitales del chip, así como las interconexiones con las entradas y salidas.
• Diseño del circuito físico : Este paso toma el RTL y una biblioteca de compuertas lógicas disponibles ( biblioteca de celdas estándar ) y crea un diseño de chip. Este paso implica el uso de un editor de diseño de circuitos integrados , la planificación del diseño y la distribución física, la determinación de qué compuertas usar, la definición de sus ubicaciones y el cableado (síntesis de temporización de reloj, enrutamiento) entre ellas.

Cabe destacar que el segundo paso, el diseño RTL, es responsable de que el chip funcione correctamente. El tercer paso, el diseño físico, no afecta en absoluto a la funcionalidad (si se realiza correctamente), pero determina la velocidad de funcionamiento del chip y su coste.

Una celda estándar normalmente representa una puerta lógica simple , un diodo o componentes lógicos simples como biestables, o puertas lógicas con múltiples entradas. ^{[ 5 ]} El uso de celdas estándar permite dividir el diseño del chip en niveles lógico y físico. Una empresa sin fábrica propia normalmente solo trabajaría en el diseño lógico de un chip, determinando cómo se conectan las celdas y la funcionalidad del chip, siguiendo las reglas de diseño de la fundición donde se fabricará el chip, mientras que el diseño físico del chip, las celdas en sí, normalmente lo realiza la fundición y comprende la física de los dispositivos transistores y cómo se conectan para formar una puerta lógica. Las celdas estándar permiten diseñar y modificar chips más rápidamente para responder a las demandas del mercado, pero esto conlleva una menor densidad de transistores en el chip y, por lo tanto, tamaños de matriz más grandes. ^{[ 5 ]}

Las fundiciones suministran bibliotecas de celdas estándar a las empresas sin fábrica propia, para fines de diseño y para permitir la fabricación de sus diseños utilizando las instalaciones de la fundición. La fundición puede proporcionar un kit de diseño de procesos (PDK) que puede incluir la biblioteca de celdas estándar, así como las especificaciones de las celdas y herramientas para verificar el diseño de la empresa sin fábrica propia según las reglas de diseño especificadas por la fundición, así como para simularlo utilizando las celdas de la fundición. Los PDK pueden proporcionarse bajo acuerdos de confidencialidad. Las macroceldas/macrobloques, ^{[ 6 ]} los arreglos de macroceldas y los bloques IP tienen mayor funcionalidad que las celdas estándar y se utilizan de manera similar. Hay macros blandas y macros duras. Las celdas estándar generalmente se colocan después de las filas de celdas estándar.

Antes de definir la arquitectura , es necesario establecer algunos objetivos generales del producto. Los requisitos suelen ser generados por un equipo multidisciplinario que analiza las oportunidades de mercado , las necesidades del cliente, la viabilidad y otros aspectos. Esta fase debe culminar en un documento de requisitos del producto .

La arquitectura define la estructura fundamental, los objetivos y los principios del producto. Define conceptos de alto nivel y la propuesta de valor intrínseca del producto. Los equipos de arquitectura tienen en cuenta muchas variables e interactúan con numerosos grupos. Quienes crean la arquitectura suelen tener una amplia experiencia en sistemas del área para la que se está creando. El resultado de la fase de arquitectura es una especificación arquitectónica .

La microarquitectura representa un paso más hacia el hardware. Implementa la arquitectura y define mecanismos y estructuras específicas para lograr dicha implementación. El resultado de la fase de microarquitectura es una especificación que describe los métodos utilizados para implementar la arquitectura.

En la fase de implementación, el diseño se crea a partir de la especificación microarquitectónica. Esto implica la definición y partición de bajo nivel, la escritura de código , la introducción de esquemas y la verificación. Esta fase finaliza cuando el diseño llega a la fase de fabricación (tapeout) .

Una vez creado, grabado y fabricado el diseño, se recibe el hardware real, el "primer silicio", que se lleva al laboratorio para su puesta en marcha . La puesta en marcha consiste en alimentar, probar y caracterizar el diseño en el laboratorio. Se realizan numerosas pruebas , desde pruebas muy sencillas, como asegurar que el dispositivo se encienda, hasta pruebas mucho más complejas que someten el componente a diversas situaciones de estrés. El resultado de la fase de puesta en marcha es la documentación de los datos de caracterización (qué tan bien funciona el componente según las especificaciones) y las erratas (comportamientos inesperados).

La puesta en producción consiste en llevar un diseño desde la fase de ingeniería hasta la fabricación en masa. Aunque un diseño haya cumplido con éxito las especificaciones del producto en el laboratorio durante la fase de puesta en marcha, los ingenieros de producto se enfrentan a numerosos desafíos al intentar producirlo en masa. El circuito integrado debe aumentar su producción hasta alcanzar volúmenes aceptables con un rendimiento aceptable. El objetivo de la fase de puesta en producción es lograr volúmenes de producción en masa a un coste aceptable.

Una vez que un diseño está maduro y ha alcanzado la producción en masa, debe mantenerse. El proceso debe ser monitoreado continuamente y los problemas resueltos rápidamente para evitar un impacto significativo en los volúmenes de producción. El objetivo del mantenimiento es conservar los volúmenes de producción y reducir continuamente los costos hasta que el producto llegue al final de su vida útil .

El proceso inicial de diseño de chips comienza con el diseño a nivel de sistema y la planificación de la microarquitectura. En las empresas de diseño de circuitos integrados, la gerencia, y a menudo el departamento de análisis, elabora una propuesta para que un equipo de diseño comience a diseñar un nuevo chip que se ajuste a un segmento de la industria. Los diseñadores de alto nivel se reúnen en esta etapa para decidir cómo funcionará el chip. En este paso se define la funcionalidad y el diseño del circuito integrado. Los diseñadores de circuitos integrados definen los requisitos funcionales, los bancos de pruebas de verificación y las metodologías de prueba para todo el proyecto, y luego convierten el diseño preliminar en una especificación a nivel de sistema que se puede simular con modelos simples utilizando lenguajes como C++ y MATLAB, y herramientas de emulación. Para diseños nuevos y novedosos, la etapa de diseño del sistema es donde se planifica el conjunto de instrucciones y su funcionamiento, y en la mayoría de los chips, los conjuntos de instrucciones existentes se modifican para incorporar nuevas funcionalidades. El diseño en esta etapa a menudo incluye declaraciones como " codifica en formato MP3" o "implementa aritmética de punto flotante IEEE" . En etapas posteriores del proceso de diseño, cada una de estas declaraciones aparentemente sencillas se expande hasta convertirse en cientos de páginas de documentación textual.

Una vez acordado el diseño del sistema, los diseñadores RTL implementan los modelos funcionales en un lenguaje de descripción de hardware como Verilog , SystemVerilog o VHDL . Utilizando componentes de diseño digital como sumadores, desplazadores y máquinas de estados, así como conceptos de arquitectura de computadoras como la segmentación, la ejecución superescalar y la predicción de bifurcaciones , los diseñadores RTL descomponen la descripción funcional en modelos de hardware de los componentes del chip que trabajan conjuntamente. Cada una de las instrucciones simples descritas en el diseño del sistema puede convertirse fácilmente en miles de líneas de código RTL , por lo que resulta extremadamente difícil verificar que el RTL se comportará correctamente en todos los casos posibles que el usuario pueda plantearle.

Para reducir el número de errores de funcionalidad, un grupo de verificación de hardware independiente tomará el RTL y diseñará bancos de prueba y sistemas para comprobar que el RTL realmente realiza los mismos pasos bajo muchas condiciones diferentes, clasificado como el dominio de la verificación funcional . Se utilizan muchas técnicas, ninguna de ellas perfecta pero todas útiles : simulación lógica extensa , métodos formales , emulación de hardware , comprobación de código tipo lint , cobertura de código , etc. La verificación como la que realizan los emuladores se puede llevar a cabo en FPGA o procesadores especiales, ^{[ 7 ] [ 8 ]} y la emulación reemplazó a la simulación. La simulación se hizo inicialmente simulando puertas lógicas en chips, pero más tarde, se simuló el RTL en chips en su lugar. ^{[ 9 ]} La simulación todavía se utiliza al crear diseños de chips analógicos. ^{[ 10 ]} Las plataformas de prototipado se utilizan para ejecutar software en prototipos del diseño del chip mientras está en desarrollo usando FPGA pero son más lentas para iterar o modificar y no se pueden utilizar para visualizar las señales de hardware como aparecerían en el diseño final. ^{[ 11 ]}

Un pequeño error aquí puede inutilizar todo el chip, o peor aún. El famoso error FDIV del Pentium provocaba que los resultados de una división fueran erróneos en hasta 61 partes por millón, en casos que ocurrían con muy poca frecuencia. Nadie se percató de ello hasta que el chip llevaba meses en producción. Sin embargo, Intel se vio obligada a ofrecer la sustitución gratuita de todos los chips vendidos hasta que pudieran solucionar el error, a un coste de 475 millones de dólares estadounidenses. ^{[ 12 ]}

RTL es solo un modelo de comportamiento de la funcionalidad real bajo la cual se supone que debe operar el chip. No guarda relación con el aspecto físico de cómo operaría el chip en la vida real desde la perspectiva de los materiales, la física y la ingeniería eléctrica. Por esta razón, el siguiente paso en el proceso de diseño de circuitos integrados, la etapa de diseño físico , consiste en mapear el RTL a representaciones geométricas reales de todos los dispositivos electrónicos, como condensadores, resistencias, puertas lógicas y transistores, que se integrarán en el chip.

A continuación se detallan los pasos principales del diseño físico. En la práctica, no existe una progresión lineal: se requiere una iteración considerable para garantizar que todos los objetivos se cumplan simultáneamente. Este es un problema complejo en sí mismo, denominado cierre del diseño .

• Síntesis lógica : El RTL se mapea a una lista de conexiones a nivel de compuertas en la tecnología de destino del chip.
• Planificación de la distribución física : El RTL del chip se asigna a las regiones principales del chip, se asignan los pines de entrada/salida (E/S) y se colocan los objetos grandes (matrices, núcleos, etc.).
• Ubicación : Las puertas lógicas en la lista de conexiones se asignan a ubicaciones que no se superponen en el área del chip.
• Refinamiento de la lógica y la ubicación: Transformaciones lógicas y de ubicación iterativas para cumplir con las restricciones de rendimiento y consumo de energía.
• Inserción de reloj : El cableado de la señal de reloj se introduce en el diseño (generalmente, mediante árboles de reloj ).
• Enrutamiento : Se añaden los cables que conectan las puertas en la lista de conexiones.
• Optimización posterior al cableado: Se eliminan las violaciones de rendimiento ( cierre de temporización ), ruido ( integridad de la señal ) y rendimiento ( diseño para la fabricabilidad ).
• Diseño para la fabricación : El diseño se modifica, siempre que sea posible, para que su producción sea lo más sencilla y eficiente posible. Una mejora común, por ejemplo, consiste en uniformizar la densidad superficial de las características en todo el chip. Esto se logra añadiendo vías adicionales o capas ficticias de metal, difusión o polisilicio siempre que sea posible, cumpliendo con las reglas de diseño establecidas por la fundición.
• Verificación final: Dado que los errores son costosos, requieren mucho tiempo y son difíciles de detectar, la verificación exhaustiva de errores es la norma, asegurándose de que la asignación a la lógica se haya realizado correctamente y comprobando que las reglas de fabricación se hayan seguido fielmente .
• Acabado del chip con tapeout y generación de máscaras: los datos de diseño se convierten en fotomáscaras en la preparación de datos de máscara . ^{[ 13 ]}

Un desafío crucial en el diseño de circuitos integrados analógicos radica en la variabilidad de los dispositivos individuales integrados en el chip semiconductor. A diferencia del diseño de circuitos a nivel de placa, que permite al diseñador seleccionar dispositivos probados y clasificados según su valor, los valores de los dispositivos en un circuito integrado pueden variar considerablemente, escapando al control del diseñador. Por ejemplo, las resistencias de un circuito integrado idénticas pueden variar ±20%, y la ganancia (β) de un transistor bipolar integrado puede variar de 20 a 100. En los procesos CMOS más recientes, la ganancia de los transistores PNP verticales puede incluso ser inferior a 1. Además, las propiedades de los dispositivos suelen variar entre las distintas obleas semiconductoras procesadas. Incluso pueden variar significativamente dentro de cada circuito integrado debido a los gradientes de dopaje . La causa subyacente de esta variabilidad es la alta sensibilidad de muchos dispositivos semiconductores a variaciones aleatorias incontrolables en el proceso. Pequeños cambios en el tiempo de difusión, niveles de dopaje desiguales, etc., pueden tener un gran impacto en las propiedades de los dispositivos.

Algunas técnicas de diseño utilizadas para reducir los efectos de la variación del dispositivo son: ^{[ 16 ]}

• Se utilizan las relaciones de las resistencias, que coinciden bastante bien, en lugar del valor absoluto de la resistencia.
• Utilizar dispositivos con formas geométricas coincidentes para que tengan variaciones coincidentes.
• Diseñar dispositivos de gran tamaño para que las variaciones estadísticas representen una fracción insignificante de la propiedad general del dispositivo.
• Segmentar dispositivos grandes, como las resistencias, en partes y entrelazarlas para cancelar las variaciones.
• Utilizar una disposición de dispositivos con centroide común para cancelar las variaciones en los dispositivos que deben coincidir estrechamente (como el par diferencial de transistores de un amplificador operacional ).