Cromemco 4FDC

El controlador de disquetes Cromemco 4FDC está diseñado para conectar unidades de disquete de 5,25 y 8,0 pulgadas al bus de computadora S-100 utilizado en Cromemco y otras computadoras IEEE 696. También incluye un canal de E/S serie RS-232 con velocidades de transmisión seleccionables por software de 110 a 76.800 baudios. Además, cuenta con una ROM residente de 1 KB para el procesador 2708 que contiene el RDOS de Cromemco, el sistema operativo de disco residente .

El 4FDC fue diseñado para controlar las unidades de disquete Persci 277 de 8 pulgadas y densidad simple. Estas unidades eran interesantes en dos aspectos:

Para posicionar el cabezal de lectura/escritura de la unidad, utilizaron un actuador de bobina móvil de alta velocidad en lugar de un motor paso a paso .
Los componentes electrónicos del separador de datos estaban integrados en la propia unidad.

Debido a este segundo hecho, un controlador 4FDC sin modificar no se puede usar con unidades de 8 pulgadas que no tengan separadores de datos de densidad simple en la electrónica de la unidad. Los controladores de disco Cromemco posteriores, como el 16FDC y el 64FDC, incluían separadores de datos de densidad simple y doble, y el 64FDC también proporcionaba precompensación de escritura.

JVB Electronics diseñó y comercializó una placa de expansión, la FDCX4 Double Density Upgrade Board para la 4FDC. La FDCX4 era una placa secundaria que reemplazaba el chip controlador de disco de densidad simple WD1771 de la 4FDC por un chip controlador de doble densidad FD1791 (en las primeras unidades de producción) o Fujitsu MB8876A (en las últimas). La FDCX4, además de utilizar un separador de datos de bucle de enganche de fase analógico en todos los modos, también empleaba precompensación de escritura . Estas características permitían que la 4FDC equipada con la FDCX4 utilizara de forma fiable las unidades Persci 277, así como otras unidades, en modo de doble densidad.

Notas técnicas

La tarjeta de interfaz 4FDC cuenta con cuatro interruptores para configurar su funcionamiento. El interruptor 1 desactiva RDOS. Cuando este interruptor está activado, el ordenador no puede acceder a la ROM de 1 KB que contiene RDOS. Cuando está desactivado, el programa RDOS reside en la memoria del ordenador desde la dirección 0xC000 hasta la 0xC3FF.

El interruptor 2 desactiva RDOS después del arranque. Si está activado, la ROM de 1 KB que contiene RDOS se desactiva automáticamente después de que CDOS se inicie desde un disco, liberando así espacio de memoria desde 0xC000 hasta 0xC3FF para uso del sistema. (En este modo, la ROM se desactiva mediante una salida al puerto 40H, lo cual realiza automáticamente CDOS). Si el interruptor 2 está desactivado, RDOS permanece en el espacio de memoria incluso después de que CDOS se haya cargado.

RDOS contiene dos programas: 1) el programa de arranque de CDOS y 2) el programa de monitorización de la consola . El interruptor 3 habilita el arranque . Cuando este interruptor está activado, el programa de arranque se ejecuta (cargando así CDOS) sin entrar primero en el programa de monitorización. Si este interruptor está desactivado, RDOS se inicia en modo de monitorización de consola, lo que permite realizar el arranque u otras operaciones bajo el control de la consola.

El interruptor 4 es el interruptor de inhibición de inicialización . Cuando este interruptor está activado, los disquetes no se pueden inicializar mediante software, lo que impide que un programa descontrolado altere involuntariamente la inicialización del disquete. Este interruptor debe estar desactivado al inicializar disquetes.

Interfaces Western Digital FD1771-1

Todas las señales de los controladores están en búfer TTL y tienen resistencias pull-up de 150 ohmios. Las señales maxi y mini están cableadas y en el lado pull-up de los búferes. Las señales que no se aplican al mini (es decir, READY y SEP CLOCK) se desactivan y se ponen en alto cuando se selecciona el mini. Las señales a los controladores desde el 1771 están en búfer TTL con búferes separados para los conectores mini y maxi. La salida STEP es extendida por IC37 a aproximadamente 16 microsegundos antes de ir a los controladores. La salida HLD (carga del cabezal) no va directamente a los controladores, sino que habilita las líneas de selección del controlador a través del pin 1 de IC10. Por lo tanto, la señal real de selección del controlador es la coincidencia de una selección de controlador enclavada (realizada en el puerto 34H) y HLD del 1771. El tiempo de carga del cabezal está determinado por los contadores IC36 y 27. El tiempo de espera está controlado por el conteo cargado en IC3 por IC53. Las señales DRQ, HLD e INTRQ (o EOJ) están disponibles en el puerto de entrada 34H (rC9 ). Varias señales de control están asignadas al puerto de salida 34H y se almacenan mediante los circuitos RCS 24 y 41.

Cadena de prioridad de la junta

El 4FDC incluye un circuito de prioridad en cascada que anula el ciclo de reconocimiento de interrupción cuando la línea Priority IN/ se mantiene en nivel bajo. Si se permite que el 4FDC realice el reconocimiento de interrupción, bajará su línea Priority Out/ para indicar a los demás circuitos de la cadena que no respondan. Esta cadena es compatible con el Cromemco TU-ART.

Más información

Manual del controlador en formato PDF
Más detalles sobre la configuración del interruptor utilizada para configurar esta tarjeta, así como la teoría de funcionamiento.