Memoria SDRAM DDR3

En septiembre de 2012, JEDEC publicó la especificación final de DDR4. ^{[ 8 ]} Los principales beneficios de DDR4 en comparación con DDR3 incluyen un rango estandarizado más alto de frecuencias de reloj y velocidades de transferencia de datos ^{[ 9 ]} y un voltaje significativamente más bajo .

Comparación física de las memorias SDRAM DDR , DDR2 y DDR3.

Ordenadores de sobremesa (DIMM)

Ordenadores portátiles y convertibles (SO-DIMM)

En comparación con la memoria DDR2, la memoria DDR3 consume menos energía. Algunos fabricantes proponen además utilizar transistores de "doble puerta" para reducir las fugas de corriente. ^{[ 10 ]}

Según JEDEC , ^{[ 11 ] : 111} 1,575 voltios deben considerarse el máximo absoluto cuando la estabilidad de la memoria es la consideración primordial, como en servidores u otros dispositivos de misión crítica. Además, JEDEC establece que los módulos de memoria deben soportar hasta 1,80 voltios ^{[ a ]} antes de sufrir daños permanentes, aunque no se requiere que funcionen correctamente a ese nivel. ^{[ 11 ] : 109}

Otra ventaja es su búfer de prelectura , con una profundidad de 8 ráfagas. En contraste, el búfer de prelectura de DDR2 tiene una profundidad de 4 ráfagas, y el de DDR, de 2 ráfagas. Esta ventaja es una tecnología clave para la velocidad de transferencia de DDR3.

Los módulos DDR3 pueden transferir datos a una velocidad de 800–2133 MT /s utilizando tanto los flancos ascendentes como descendentes de un reloj de E/S de 400–1066 MHz . Esto representa el doble de la velocidad de transferencia de datos de DDR2 (400–1066 MT/s con un reloj de E/S de 200–533 MHz) y cuatro veces la velocidad de DDR (200–400 MT/s con un reloj de E/S de 100–200 MHz). Los gráficos de alto rendimiento fueron un factor determinante en la necesidad inicial de este ancho de banda, ya que requieren una transferencia de datos de alto ancho de banda entre los búferes de fotogramas .      

Dado que el hercio es una medida de ciclos por segundo, y ninguna señal se repite con mayor frecuencia que cualquier otra transferencia, describir la velocidad de transferencia en MHz es técnicamente incorrecto, aunque muy común. También resulta engañoso, ya que los tiempos de memoria se expresan en ciclos de reloj, que equivalen a la mitad de la velocidad de transferencia de datos.

DDR3 utiliza el mismo estándar de señalización eléctrica que DDR y DDR2, Stub Series Terminated Logic (SSTL) , aunque con diferentes tiempos y voltajes. Específicamente, DDR3 utiliza SSTL_15. ^{[ 13 ]}

En febrero de 2005, Samsung presentó el primer prototipo de memoria DDR3, con una capacidad de 512 Mb y un ancho de banda de 1,066 Gbps . ^{[ 2 ]} Los productos en forma de placas base aparecieron en el mercado en junio de 2007 ^{[ 14 ]} basados ​​en el chipset P35 "Bearlake" de Intel con DIMM en anchos de banda de hasta DDR3-1600 (PC3-12800). ^{[ 15 ]} El Intel Core i7 , lanzado en noviembre de 2008, se conecta directamente a la memoria en lugar de a través de un chipset. Las CPU Core i7, i5 e i3 inicialmente solo admitían DDR3. Los procesadores Phenom II X4 de socket AM3 de AMD , lanzados en febrero de 2009, fueron los primeros en admitir DDR3 (mientras seguían admitiendo DDR2 para retrocompatibilidad).  

Los módulos de memoria DDR3 de doble línea (DIMM) tienen 240 pines y son eléctricamente incompatibles con DDR2. Una muesca clave, ubicada de manera diferente en los módulos DIMM DDR2 y DDR3, evita que se intercambien accidentalmente. No solo tienen muescas diferentes, sino que los módulos DDR2 tienen muescas redondeadas en el lateral y los módulos DDR3 tienen muescas cuadradas en el lateral. ^{[ 16 ]} Los módulos SO-DIMM DDR3 tienen 204 pines. ^{[ 17 ]}

Para la microarquitectura Skylake , Intel también ha diseñado un paquete SO-DIMM llamado UniDIMM , que puede usar chips DDR3 o DDR4. El controlador de memoria integrado de la CPU puede funcionar con cualquiera de ellos. El propósito de los UniDIMM es gestionar la transición de DDR3 a DDR4, donde el precio y la disponibilidad pueden hacer que sea conveniente cambiar el tipo de RAM. Los UniDIMM tienen las mismas dimensiones y número de pines que los SO-DIMM DDR4 estándar, pero la muesca está ubicada de manera diferente para evitar su uso accidental en un zócalo SO-DIMM DDR4 incompatible. ^{[ 18 ]}

Las latencias de DDR3 son numéricamente más altas porque los ciclos de reloj del bus de E/S con los que se miden son más cortos; el intervalo de tiempo real es similar al de DDR2, alrededor de 10  ns. Existe cierta mejora debido a que DDR3 generalmente utiliza procesos de fabricación más recientes, pero esto no se debe directamente al cambio a DDR3.

 Latencia CAS  (ns) = 1000 × CL  (ciclos) ÷  frecuencia de reloj  (MHz) = 2000 × CL  (ciclos) ÷  tasa de transferencia  (MT/s)

Si bien las latencias típicas para un dispositivo JEDEC DDR2-800 eran de 5-5-5-15 (12,5  ns), algunas latencias estándar para dispositivos JEDEC DDR3 incluyen 7-7-7-20 para DDR3-1066 (13,125  ns) y 8-8-8-24 para DDR3-1333 (12  ns).

Al igual que con las generaciones de memoria anteriores, la memoria DDR3 más rápida estuvo disponible después del lanzamiento de las versiones iniciales. La memoria DDR3-2000 con una latencia de 9-9-9-28 (9  ns) estuvo disponible a tiempo para coincidir con el lanzamiento del Intel Core i7 a finales de 2008, ^{[ 19 ]} mientras que los desarrollos posteriores hicieron que la DDR3-2400 estuviera ampliamente disponible (con CL 9–12  ciclos = 7,5–10  ns) y velocidades de hasta DDR3-3200 disponibles (con CL 13  ciclos = 8,125  ns).

El consumo de energía de los chips SDRAM individuales (o, por extensión, de los módulos DIMM) varía según muchos factores, como la velocidad, el tipo de uso, el voltaje, etc. El Asesor de Energía de Dell calcula que los  módulos RDIMM DDR1333 ECC de 4 GB consumen aproximadamente 4  W cada uno. ^{[ 20 ]} En contraste, un módulo DIMM DDR3/1600 de 8 GB, más moderno y orientado a ordenadores de sobremesa  , tiene un consumo de 2,58  W, a pesar de ser significativamente más rápido. ^{[ 21 ]}

* opcional

DDR3-xxx indica la tasa de transferencia de datos y describe los chips DDR, mientras que PC3-xxxx indica el ancho de banda teórico (con los dos últimos dígitos truncados) y se utiliza para describir los módulos DIMM ensamblados. El ancho de banda se calcula multiplicando las transferencias por segundo por ocho. Esto se debe a que los módulos de memoria DDR3 transfieren datos en un bus de 64 bits de datos, y dado que un byte consta de 8 bits, esto equivale a 8 bytes de datos por transferencia.

Con dos transferencias por ciclo de una señal de reloj cuadruplicada , un módulo DDR3 de 64 bits puede alcanzar una velocidad de transferencia de hasta 64 veces la velocidad del reloj de la memoria . Al transferirse los datos en bloques de 64 bits por módulo de memoria, la SDRAM DDR3 ofrece una velocidad de transferencia de (velocidad del reloj de la memoria) × 4 (para el multiplicador del reloj del bus) × 2 (para la velocidad de datos) × 64 (número de bits transferidos) / 8 (número de bits en un byte). Por lo tanto, con una frecuencia de reloj de memoria de 100  MHz, la SDRAM DDR3 ofrece una velocidad de transferencia máxima de 6400 MB/s .

La velocidad de datos (en MT/s ) es el doble de la frecuencia del bus de E/S (en MHz ) debido a la doble velocidad de datos de la memoria DDR. Como se explicó anteriormente, el ancho de banda en MB/s es la velocidad de datos multiplicada por ocho.

CL – Ciclos de reloj de latencia CAS , entre el envío de una dirección de columna a la memoria y el inicio de los datos en respuesta.

tRCD – Ciclos de reloj entre la activación de filas y las lecturas/escrituras.

tRP – Ciclos de reloj entre precarga y activación de filas

Las frecuencias fraccionarias normalmente se redondean hacia abajo, pero es común redondear hacia arriba a 667 debido a que el número exacto es 666 2/3 y se redondea al número entero más cercano. Algunos fabricantes también redondean con cierta precisión o redondean hacia arriba. Por ejemplo, la memoria PC3-10666 podría aparecer como PC3-10600 o PC3-10700. ^{[ 23 ]}

Nota: Todos los elementos mencionados anteriormente están especificados por JEDEC como JESD79-3F. ^{[ 11 ] : 157–165} Todas las velocidades de datos de RAM que se encuentren entre o por encima de estas especificaciones enumeradas no están estandarizadas por JEDEC; a menudo son simplemente optimizaciones del fabricante que utilizan chips de mayor tolerancia o sobrevoltaje. De estas especificaciones no estándar, las velocidades más altas alcanzarían hasta DDR3-3200. ^{[ 24 ]}

Nomenclatura alternativa: Los módulos DDR3 a menudo se etiquetan incorrectamente con el prefijo PC (en lugar de PC3), por razones de marketing, seguido de la velocidad de datos. Según esta convención, PC3-10600 aparece como PC1333. ^{[ 25 ]}

La memoria DDR3 utiliza la detección de presencia serial . ^{[ 26 ]} La detección de presencia serial (SPD) es una forma estandarizada de acceder automáticamente a la información de un módulo de memoria de computadora mediante una interfaz serial. Se utiliza normalmente durante la autoprueba de encendido para la configuración automática de los módulos de memoria.

El estándar DDR3L ( DDR3 Low Voltage) es un apéndice del estándar JESD79-3 para dispositivos de memoria DDR3 que especifica dispositivos de bajo voltaje. ^{[ 31 ]} El estándar DDR3L es de 1,35  V y tiene la etiqueta PC3L para sus módulos. Los ejemplos incluyen DDR3L-800 (PC3L-6400), DDR3L-1066 (PC3L-8500), DDR3L-1333 (PC3L-10600) y DDR3L-1600 (PC3L-12800). La memoria especificada según las especificaciones DDR3L y DDR3U es compatible con el estándar DDR3 original y puede funcionar tanto al voltaje más bajo como a 1,50 V. ^{[ 32 ]} Sin embargo, los dispositivos que requieren DDR3L explícitamente, que funcionan a 1,35 V, como los sistemas que utilizan versiones móviles de procesadores Intel Core de cuarta generación, no son compatibles con la memoria DDR3  de 1,50 V. ^{[ 33 ]} DDR3L es diferente e incompatible con el estándar de memoria móvil LPDDR3 . 

El estándar DDR3U ( DDR3 Ultra Low Voltage) es de 1,25  V y tiene la etiqueta PC3U para sus módulos. ^{[ 34 ]}

La JEDEC Solid State Technology Association anunció la publicación de JEDEC DDR3L el 26 de julio de 2010 ^{[ 35 ]} y de DDR3U en octubre de 2011. ^{[ 36 ]}

• Introducción del pin RESET asíncrono
• Soporte para la compensación del tiempo de vuelo a nivel de sistema
• Pinout de DRAM compatible con espejos en DIMM
• Introducción de CWL (latencia de escritura CAS) por intervalo de reloj
• Motor de calibración de E/S en el chip
• Calibración de lectura y escritura
• La función ODT (terminación en el chip) dinámica permite diferentes valores de terminación para lecturas y escrituras.

• Bus de comando/dirección/control fly-by con terminación en DIMM
• Resistencias de calibración de alta precisión
• No son compatibles con versiones anteriores : los módulos DDR3 no encajan en los zócalos DDR2; forzarlos puede dañar el DIMM y/o la placa base ^{[ 37 ].}

• Mayor rendimiento de ancho de banda, hasta 2133 MT/s estandarizado.
• Latencias ligeramente mejoradas, medidas en nanosegundos.
• Mayor rendimiento con bajo consumo de energía (mayor duración de la batería en portátiles)
• Funciones mejoradas de bajo consumo