Síntesis de minterms insensible al retardo

Dentro de la electrónica digital , el sistema de síntesis de minterm insensible al retardo ( DIMS ) ^{[ 1 ]} es una metodología de diseño asíncrono que realiza las mínimas suposiciones de temporización posibles. Suponiendo solo el modelo de retardo cuasi-insensible al retardo, los diseños generados requieren poca o ninguna prueba de riesgo de temporización. La base de DIMS es el uso de dos cables para representar cada bit de datos. Esto se conoce como codificación de datos de doble riel . Partes del sistema se comunican utilizando el protocolo asíncrono de cuatro fases inicial .

La construcción de compuertas lógicas DIMS consiste en generar todos los minitérminos posibles mediante una fila de elementos C y, a continuación, combinar sus salidas con compuertas OR que generan las señales de salida verdadera y falsa. Con dos entradas de doble riel, la compuerta estaría compuesta por cuatro elementos C de dos entradas. Una compuerta de tres entradas utiliza ocho elementos C de tres entradas.

Los biestables se construyen utilizando dos elementos C para almacenar los datos y una puerta OR para confirmar la entrada una vez que los datos se han almacenado, conectando como entradas los cables de salida de datos. La confirmación de la etapa de avance se invierte y se transmite a los elementos C para permitirles reiniciarse una vez finalizado el cálculo. Este diseño de biestable se conoce como «medio biestable». Otros biestables asíncronos ofrecen una mayor capacidad de datos y niveles de desacoplamiento.

Los diseños DIMS son grandes y lentos, pero tienen la ventaja de ser muy robustos.

• Jens Sparsø, Steve Furber: "Principios del diseño de circuitos asíncronos"; Kluwer, Dordrecht (2001); capítulo 5.5.1. ISBN 0-7923-7613-7