Integración de ADC

La fase de arranque del diseño básico de doble pendiente integra la tensión de entrada durante un periodo de tiempo fijo. Es decir, permite que se acumule una cantidad desconocida de carga en el condensador del integrador. La fase de descarga se utiliza para medir esta carga desconocida y determinar la tensión desconocida. Para una entrada a escala completa igual a la tensión de referencia, la mitad del tiempo de medición se emplea en la fase de arranque. Reducir el tiempo empleado en esta fase puede disminuir el tiempo total de medición. Una implementación común utiliza un rango de entrada el doble de grande que la tensión de referencia.

Una forma sencilla de reducir el tiempo de arranque es aumentar la velocidad de acumulación de carga en el condensador integrador reduciendo el tamaño de la resistencia utilizada en la entrada. Esto permite la misma cantidad total de acumulación de carga, pero lo hace en un período de tiempo más corto. Utilizando el mismo algoritmo para la fase de descarga se obtiene la siguiente ecuación para el cálculo del voltaje de entrada desconocido (${\displaystyle V_{\text{en}}}$):

${\displaystyle V_{\text{in}}=-V_{\text{ref}}{\frac {R_{a}}{R_{b}}}{\frac {t_{d}}{t_{u}}}}$

Cabe destacar que esta ecuación, a diferencia de la del convertidor básico de doble pendiente, depende de los valores de las resistencias integradoras. O, más importante aún, depende de la relación entre ambos valores de resistencia. Esta modificación no mejora la resolución del convertidor (ya que no soluciona ninguna de las limitaciones de resolución mencionadas anteriormente).

La fase de arranque tiene como objetivo añadir una carga proporcional a la tensión de entrada al integrador, la cual se medirá posteriormente durante la fase de descarga. Un método para mejorar la resolución del convertidor consiste en aumentar artificialmente el rango del amplificador integrador durante la fase de arranque. Otro método para incrementar la capacidad del integrador consiste en añadir o sustraer periódicamente cantidades conocidas de carga durante la fase de arranque, con el fin de mantener la salida del integrador dentro del rango del amplificador integrador. La carga total acumulada es la carga introducida por la tensión de entrada desconocida más la suma de las cargas conocidas que se añadieron o sustrajeron.

El diagrama de circuito que se muestra a la derecha es un ejemplo de cómo se podría implementar el arranque de pendiente múltiple. Durante el arranque, el voltaje de entrada desconocido,${\displaystyle V_{\text{en}}}$, siempre se aplica al integrador. Los voltajes de referencia positivos y negativos controlados por los dos interruptores independientes suman y restan carga según sea necesario para mantener la salida del integrador dentro de sus límites. Las resistencias de referencia,${\displaystyle R_{p}}$y${\displaystyle R_{n}}$son necesariamente más pequeños que${\displaystyle R_{i}}$Para asegurar que las referencias puedan superar la carga introducida por la entrada, se utiliza un comparador conectado a la salida del integrador para decidir qué voltaje de referencia se debe aplicar. Este puede ser un algoritmo relativamente simple: si la salida del integrador está por encima del umbral, se activa la referencia positiva (para que la salida disminuya); si la salida del integrador está por debajo del umbral, se activa la referencia negativa (para que la salida aumente). El controlador registra la frecuencia con la que se activa cada interruptor para tener en cuenta la carga adicional que se coloca (o se elimina) del condensador del integrador como resultado de los voltajes de referencia. La carga añadida/resta durante el aumento de pendiente múltiple forma la parte gruesa del resultado (por ejemplo, los 3 dígitos iniciales).

A la derecha se muestra un gráfico de la salida de muestra del integrador durante un proceso de ajuste con múltiples pendientes. Cada línea vertical discontinua representa un punto de decisión del controlador, donde este muestrea la polaridad de la salida y elige aplicar la tensión de referencia positiva o negativa a la entrada. Idealmente, la tensión de salida del integrador al final del período de ajuste se puede representar mediante la siguiente ecuación:

${\displaystyle V_{\text{out}}=-{\frac {1}{C}}\left({\frac {NV_{\text{in}}t_{\Delta }}{R_{i}}}+{\frac {N_{p}V_{\text{ref}}t_{\Delta }}{R_{p}}}-{\frac {N_{n}V_{\text{ref}}t_{\Delta }}{R_{n}}}\right)}$

dónde${\displaystyle t_{\Delta }}$es el período de muestreo,${\displaystyle N_{p}}$es el número de períodos en los que se conmuta la referencia positiva,${\displaystyle N_{n}}$es el número de períodos en los que se activa la referencia negativa, y${\displaystyle N}$es el número total de periodos en la fase de puesta en marcha.

La resolución obtenida durante el proceso de ascenso viene dada por el número de periodos del algoritmo de ascenso. El proceso de ascenso en múltiples pendientes ofrece múltiples ventajas:

• Dado que la carga almacenada analógicamente es mucho menor, el condensador de integración puede ser más pequeño y, por lo tanto, se obtiene un voltaje mayor en la salida del integrador para la misma carga. Esto reduce la importancia del ruido del comparador y permite detectar cargas más pequeñas.
• Con menor carga almacenada en el condensador, la absorción dieléctrica tiene menor efecto. Esto reduce una fuente importante de error de linealidad para el convertidor analógico-digital de doble pendiente.
• Con menos carga, el agotamiento puede ser bastante rápido. Parte del resultado ya se obtiene durante el arranque.
• La duración de la fase de arranque se puede variar sin problema, simplemente cambiando el número de ciclos en el algoritmo de arranque. De este modo, el mismo hardware puede utilizarse para conversiones rápidas con resolución reducida o para conversiones lentas con alta resolución. El convertidor analógico-digital de doble pendiente es menos flexible, y lo ideal sería un condensador de integración proporcional al tiempo de integración para aprovechar al máximo la amplitud de la salida del integrador.

Si bien es posible continuar el proceso de arranque de pendiente múltiple indefinidamente, no es posible aumentar la resolución del convertidor a niveles arbitrariamente altos simplemente prolongando el tiempo de arranque. El error se introduce en el proceso de arranque de pendiente múltiple debido a la acción de los interruptores que controlan las referencias, el acoplamiento cruzado entre los interruptores, la inyección de carga no deseada en los interruptores, las discrepancias en las referencias y los errores de sincronización. ^{[ 3 ]}

Parte de este error puede reducirse mediante una operación cuidadosa de los interruptores. ^{[ 4 ] [ 5 ]} En particular, durante el período de arranque, cada interruptor debe activarse un número constante de veces. El algoritmo explicado anteriormente no realiza esta operación y simplemente conmuta los interruptores según sea necesario para mantener la salida del integrador dentro de los límites. Activar cada interruptor un número constante de veces hace que el error relacionado con la conmutación sea aproximadamente constante. Cualquier desviación de salida que sea resultado del error de conmutación puede medirse y luego restarse numéricamente del resultado.

El descenso simple de una sola pendiente es lento. Normalmente, el tiempo de descenso se mide en ciclos de reloj, por lo que para obtener una resolución de cuatro dígitos, el tiempo de descenso puede llegar a ser de hasta 10 000 ciclos de reloj. Un descenso de múltiples pendientes puede acelerar la medición sin sacrificar la precisión. Al utilizar 4 tasas de pendiente, cada una diez veces más gradual que la anterior, se puede lograr una resolución de cuatro dígitos en aproximadamente 40 ciclos de reloj, lo que supone una gran mejora en la velocidad. ^{[ 6 ]}

El circuito que se muestra a la derecha es un ejemplo de un circuito de descenso de pendiente múltiple con cuatro pendientes de descenso, cada una diez veces más gradual que la anterior. Los interruptores controlan qué pendiente se selecciona. El interruptor que contiene${\displaystyle R_{d}/1000}$selecciona la pendiente más pronunciada (es decir, hará que la salida del integrador se mueva hacia cero más rápidamente). Al comienzo del intervalo de descenso, la entrada desconocida se elimina del circuito abriendo el interruptor conectado a${\displaystyle V_{in}}$y cerrando el${\displaystyle R_{d}/1000}$interruptor. Una vez que la salida del integrador llega a cero (y se mide el tiempo de descarga), el${\displaystyle R_{d}/1000}$El interruptor se abre y se selecciona la siguiente pendiente cerrando el${\displaystyle R_{d}/100}$cambiar. Esto se repite hasta la pendiente final de${\displaystyle R_{d}}$ha llegado a cero. La combinación de los tiempos de descenso para cada una de las pendientes determina el valor de la entrada desconocida. En esencia, cada pendiente añade un dígito de resolución al resultado.

La fase descendente de pendiente múltiple se suele utilizar en combinación con una fase ascendente de pendiente múltiple. Esta última permite utilizar un condensador relativamente pequeño en el integrador y, por lo tanto, una pendiente inicial relativamente pronunciada, lo que ofrece la opción de utilizar pendientes mucho más graduales. También es posible utilizar una fase descendente de pendiente múltiple con una fase ascendente simple (como en el convertidor analógico-digital de doble pendiente), pero con la limitación de que la pendiente inicial ya es relativamente pequeña y no hay mucho margen para pendientes mucho menores.

En el circuito de ejemplo, las resistencias de pendiente difieren en un factor de 10. Este valor, conocido como la base (${\displaystyle B}$), puede ser cualquier valor. Como se explica a continuación, la elección de la base afecta la velocidad del convertidor y determina el número de pendientes necesarias para lograr la resolución deseada.

La base de este diseño es la suposición de que siempre habrá sobreimpulso al intentar encontrar el cruce por cero al final de un intervalo de descarga. Esto se debe al muestreo periódico del comparador basado en el reloj del convertidor. Si suponemos que el convertidor cambia de una pendiente a la siguiente en un solo ciclo de reloj (lo cual puede o no ser posible), el sobreimpulso máximo para una pendiente dada sería el mayor cambio en la salida del integrador en un período de reloj.

${\displaystyle V_{\Delta }={\frac {V_{\text{ref}}}{RC}}{\frac {1}{f_{\text{clk}}}}}$

Para superar este sobrepaso, la siguiente pendiente no requeriría más que${\displaystyle B}$ciclos de reloj, lo que ayuda a establecer un límite para el tiempo total de la bajada. El tiempo para la primera bajada (usando la pendiente más pronunciada) depende de la entrada desconocida (es decir, la cantidad de carga colocada en el condensador del integrador durante la fase de subida). Como máximo, esto será:

${\displaystyle T_{\text{first}}=\left\lceil {\frac {V_{\text{max}}CR_{s1}f_{\text{clk}}}{V_{\text{ref}}}}\right\rceil }$

dónde${\displaystyle T_{\text{primero}}}$es el número máximo de períodos de reloj para la primera pendiente,${\displaystyle V_{\text{máx}}}$es la tensión máxima del integrador al inicio de la fase de descarga, y${\displaystyle R_{s1}}$es la resistencia utilizada para la primera pendiente.

El resto de las pendientes tienen una duración limitada en función de la base seleccionada, por lo que el tiempo restante de la conversión (en periodos de reloj del convertidor) es:

${\displaystyle T_{d}\leq B(N-1)}$

dónde${\displaystyle N}$es el número de pendientes.

La conversión de los intervalos de tiempo medidos durante el descenso de múltiples pendientes en un voltaje medido es similar al método de equilibrio de carga utilizado en la mejora del ascenso de múltiples pendientes. Cada pendiente agrega o resta cantidades conocidas de carga al condensador integrador. El ascenso habrá agregado una cantidad desconocida de carga al integrador. Luego, durante el descenso, la primera pendiente resta una gran cantidad de carga, la segunda pendiente agrega una cantidad menor de carga, etc., con cada pendiente subsiguiente moviéndose una cantidad menor en la dirección opuesta a la pendiente anterior con el objetivo de acercarse cada vez más a cero. Cada pendiente agrega o resta una cantidad de carga.${\displaystyle Q_{\text{pendiente}}}$proporcional a la resistencia de la pendiente y a la duración de la pendiente:

${\displaystyle Q_{\text{pendiente}}=\pm {\frac {V_{\text{ref}}T_{\text{pendiente}}}{R_{\text{pendiente}}f_{\text{clk}}}}}$

${\displaystyle T_{\text{pendiente}}}$es necesariamente un número entero e idealmente será menor o igual que${\displaystyle B}$para la segunda y subsiguientes pendientes. Usando el circuito anterior como ejemplo, la segunda pendiente,${\displaystyle R_{d}/100}$, puede contribuir con el siguiente cargo,${\displaystyle Q_{pendiente2}}$, al integrador:

${\displaystyle {\frac {100V_{\text{ref}}}{R_{d}f_{\text{clk}}}}\leq Q_{\text{slope2}}\leq {\frac {1000V_{\text{ref}}}{R_{d}f_{\text{clk}}}}}$en pasos de${\displaystyle {\frac {100V_{\text{ref}}}{R_{d}f_{\text{clk}}}}}$

Eso es,${\displaystyle B}$posibles valores, siendo el mayor igual al paso más pequeño de la primera pendiente, o un dígito (base 10) de resolución por pendiente. Generalizando esto, podemos representar el número de pendientes,${\displaystyle N}$, en términos de la base y la resolución requerida,${\displaystyle M}$:

${\displaystyle N=\log _{B}M}$

Sustituyendo esto de nuevo en la ecuación que representa el tiempo de descenso necesario para la segunda pendiente y las subsiguientes, obtenemos lo siguiente:

${\displaystyle T_{d}\leq B(\log _{B}(M)-1)}$

Lo cual, al evaluarse, muestra que el tiempo mínimo de descarga se puede lograr usando una base de e . Esta base puede ser difícil de usar tanto en términos de complejidad en el cálculo del resultado como de encontrar una red de resistencias apropiada, por lo que una base de 2 o 4 sería más común.

Cuando se utilizan mejoras de arranque como el arranque de pendiente múltiple, donde una parte de la resolución del convertidor se resuelve durante la fase de arranque, es posible eliminar por completo la fase de descarga utilizando un segundo tipo de convertidor analógico-digital. ^{[ 7 ]} Al final de la fase de arranque de una conversión de arranque de pendiente múltiple, aún quedará una cantidad desconocida de carga en el condensador del integrador. En lugar de utilizar una fase de descarga tradicional para determinar esta carga desconocida, el voltaje desconocido puede ser convertido directamente por un segundo convertidor y combinado con el resultado de la fase de arranque para determinar el voltaje de entrada desconocido.

Suponiendo que se esté utilizando el método de arranque de pendiente múltiple descrito anteriormente, el voltaje de entrada desconocido se puede relacionar con los contadores de arranque de pendiente múltiple.${\displaystyle N_{p}}$y${\displaystyle N_{n}}$y la tensión de salida del integrador medida,${\displaystyle V_{out}}$utilizando la siguiente ecuación (derivada de la ecuación de salida de ascenso de pendiente múltiple):

${\displaystyle V_{\text{in}}={\frac {1}{Nt_{\Delta }}}R_{i}\left(-{\dfrac {N_{p}V_{\text{ref}}t_{\Delta }}{R_{p}}}+{\dfrac {N_{n}V_{\text{ref}}t_{\Delta }}{R_{n}}}-CV_{\text{out}}\right)}$

Esta ecuación representa el cálculo teórico de la tensión de entrada suponiendo componentes ideales. Dado que la ecuación depende de casi todos los parámetros del circuito, cualquier variación en las corrientes de referencia, el condensador integrador u otros valores introducirá errores en el resultado. Normalmente se incluye un factor de calibración en la ecuación.${\displaystyle CV_{out}}$término para tener en cuenta los errores de medición (o, como se describe en la patente de referencia, para convertir la salida del ADC residual en las unidades de los contadores de arranque).

En lugar de usarse para eliminar por completo la fase de descarga, el ADC residual también puede usarse para hacer que la fase de descarga sea más precisa de lo que sería posible de otro modo. ^{[ 8 ]} Con una fase de descarga tradicional, el período de medición del tiempo de descarga termina cuando la salida del integrador cruza por cero voltios. Hay cierto margen de error al detectar el cruce por cero usando un comparador (una de las limitaciones del diseño básico de doble pendiente como se explicó anteriormente). Al usar el ADC residual para muestrear rápidamente la salida del integrador (sincronizado con el reloj del controlador del convertidor, por ejemplo), se puede tomar una lectura de voltaje tanto inmediatamente antes como inmediatamente después del cruce por cero (medido con un comparador). Como la pendiente del voltaje del integrador es constante durante la fase de descarga, las dos mediciones de voltaje se pueden usar como entradas para una función de interpolación que determina con mayor precisión el tiempo del cruce por cero (es decir, con una resolución mucho mayor que la que permitiría el reloj del controlador por sí solo).

Al combinar algunas de estas mejoras al diseño básico de doble pendiente (a saber, el arranque de pendiente múltiple y el ADC residual), es posible construir un convertidor analógico-digital integrador capaz de operar continuamente sin necesidad de un intervalo de descarga. ^{[ 9 ]} Conceptualmente, el algoritmo de arranque de pendiente múltiple puede operar continuamente. Para iniciar una conversión, ocurren dos cosas simultáneamente: se utiliza el ADC residual para medir la carga aproximada actual en el condensador integrador y se reinician los contadores que monitorean el arranque de pendiente múltiple. Al final de un período de conversión, se toma otra lectura del ADC residual y se registran los valores de los contadores de arranque de pendiente múltiple.

La entrada desconocida se calcula utilizando una ecuación similar a la utilizada para el ADC residual, excepto que se incluyen dos voltajes de salida (${\displaystyle V_{out1}}$representando el voltaje del integrador medido al inicio de la conversión, y${\displaystyle V_{out2}}$representando la tensión del integrador medida al final de la conversión.

${\displaystyle V_{\text{in}}={\frac {1}{Nt_{\Delta }}}R_{i}\left(-{\frac {N_{p}V_{\text{ref}}t_{\Delta }}{R_{p}}}+{\frac {N_{n}V_{\text{ref}}t_{\Delta }}{R_{n}}}-C\left(V_{\text{out2}}-V_{\text{out1}}\right)\right)}$

Este tipo de convertidor de integración continua es muy similar a un convertidor analógico-digital delta-sigma .