FIFO (electrónico)

Los circuitos externos conectados a los puertos de una FIFO constan de un productor de datos (también llamado fuente de datos o agente de escritura ) que almacena datos en la FIFO y un consumidor de datos (también conocido como receptor de datos o agente de lectura ) que recupera los datos almacenados. ^{[ 6 ] [ 7 ]} Más específicamente, el productor envía datos al puerto de escritura y recibe información de estado del mismo, y el consumidor recibe tanto datos como estado del puerto de lectura.

Cada puerto opera en el dominio de reloj del circuito externo al que está conectado, lo que significa que el puerto y el circuito externo comparten una señal de reloj común. ^{[ b ]} El puerto de escritura opera en el dominio de reloj del productor y, por lo tanto, todas las señales del puerto de escritura están sincronizadas con el reloj del productor. De manera similar, el puerto de lectura opera en el dominio de reloj del consumidor.

Una FIFO síncrona es una FIFO electrónica que utiliza un reloj común para los puertos de lectura y escritura. ^{[ 8 ]}

Dado que las operaciones de lectura y escritura se realizan en el mismo dominio de reloj, las señales de estado de la FIFO (nivel del búfer, indicadores de umbral) pueden ser utilizadas de forma segura tanto por el productor como por el consumidor de datos sin causar metaestabilidad. En consecuencia, una FIFO síncrona emite un único grupo compartido de señales de estado.

Una FIFO asíncrona es una FIFO electrónica que utiliza diferentes relojes para los puertos de lectura y escritura. ^{[ 8 ]}

Para evitar errores debidos a la metaestabilidad , se genera un conjunto específico de señales de estado (nivel de búfer, indicadores de umbral) para cada dominio de reloj. El circuito utilizado para evitar la metaestabilidad introduce una latencia adicional (en comparación con las FIFO síncronas) en las actualizaciones de los indicadores de estado cuando se escriben datos en una FIFO vacía o se leen de una FIFO llena.

Los datos que se escriben y se leen de una FIFO suelen tener el mismo tamaño de palabra fijo (número de bits ), comúnmente conocido como ancho de FIFO ^{[ 6 ]} , que coincide con el tamaño de palabra nativo de la memoria interna.

El número máximo de palabras que se pueden almacenar en una FIFO se conoce como profundidad de FIFO . ^{[ 6 ]} Aunque no es obligatorio, la profundidad suele ser una potencia entera de dos, ya que esto tiende a simplificar los circuitos y mejorar el rendimiento de velocidad. ^{[ 9 ]}

Para evitar el desbordamiento, la profundidad de la FIFO debe ser lo suficientemente grande como para almacenar los datos resultantes de la diferencia en el peor de los casos entre las tasas de producción y consumo de datos, ^{[ 10 ]} y los anchos de banda promedio del productor y el consumidor deben coincidir. ^{[ 1 ]} Además, en las FIFO asíncronas, se suele proporcionar una pequeña cantidad de profundidad adicional para permitir la latencia de estado. ^{[ 10 ]}

Muchas FIFO generan un valor binario que indica el nivel actual del búfer (número de palabras almacenadas). ^{[ 11 ]} Dependiendo de su diseño, una FIFO puede hacerlo monitorizando el nivel con un contador o calculándolo mediante aritmética de punteros. Las FIFO síncronas pueden usar cualquiera de los dos métodos, mientras que las FIFO asíncronas se limitan a usar aritmética de punteros. ^{[ 8 ]}

Seguimiento mediante contador

En una FIFO síncrona, el nivel del búfer se puede monitorizar mediante un contador binario bidireccional . ^{[ 8 ]} El contador se incrementa al escribir datos en la FIFO y se decrementa al leerlos. El valor binario que muestra el contador indica directamente el nivel del búfer.

Este método no es adecuado para FIFOs asíncronos porque los puertos de lectura y escritura operan en dominios de reloj diferentes, lo que requeriría que el contador fuera controlado por dos relojes diferentes. ^{[ 8 ]}

Una FIFO emite señales de estado individuales (banderas) que indican si se cumplen determinados umbrales de nivel de datos. Todas las FIFO emiten banderas de lleno y vacío , y algunas también pueden emitir banderas adicionales como medio lleno , casi lleno y casi vacío . ^{[ 1 ]}

Las señales de estado pueden generarse comparando directamente las direcciones de lectura y escritura sincronizadas o, si está disponible, a nivel de FIFO. En este último caso, las señales de estado se derivan del nivel de FIFO mediante lógica combinacional o, en el caso de FIFO llena , extrayendo el bit más significativo (MSB). Dependiendo del diseño de la FIFO, los umbrales para los indicadores de casi llena y casi vacía (si se implementan) pueden ser constantes específicas de la aplicación o programables. ^{[ 3 ]}

• 
  Diagrama esquemático que muestra la derivación de indicadores de estado de umbral comunes. El generador de nivel puede implementarse como un restador binario que realiza aritmética de punteros o como un contador bidireccional de seguimiento de nivel.
• 
  Detectores de umbral programables utilizados para generar indicadores de nivel casi vacío y casi lleno . Los niveles de umbral se definen mediante los valores binarios aplicados a las entradas del comparador de magnitud.

Cuando se incrementa, una dirección binaria en muchos casos cambiará en varios bits al mismo tiempo (por ejemplo, de 0111 a 1000). ^{[ 10 ]} Si los bits que cambian se muestrean demasiado cerca del momento en que cambian (y por lo tanto violan el tiempo de configuración o retención del registro de muestreo), algunos pueden muestrearse en su estado anterior y otros en su nuevo estado, produciendo así una dirección no válida en el dominio del reloj de destino que no coincide ni con la dirección anterior ni con la nueva. ^{[ 10 ]} Cuando esto sucede, el nivel del búfer calculado en el otro dominio del reloj será incorrecto.

Para evitar tales errores, la dirección se envía al otro dominio de reloj como un valor de código Gray. ^{[ 10 ]} Dado que cada incremento de dirección cambia solo un bit del código Gray, se garantiza que la dirección recibida por el otro dominio de reloj coincidirá con la dirección anterior o la nueva si se muestrea cuando el bit está cambiando.

En algunas FIFOs esto se hace implementando el MAR como un contador de código Gray que genera directamente direcciones de código Gray, como se muestra a continuación:

Como alternativa, se puede utilizar un MAR con salidas codificadas en binario junto con un convertidor de binario a código Gray. Esto requiere que la salida del convertidor se sincronice antes de que cruce los dominios de reloj, para eliminar las interferencias del código Gray causadas por cambios de bits binarios en momentos diferentes.

Cada puerto envía su dirección MAR al otro puerto y recibe la dirección del otro puerto en código Gray a través de un sincronizador de dominio de reloj. Dentro de cada puerto, la dirección recibida se convierte a binario y se utiliza para generar las señales de nivel de búfer e indicador de estado en el dominio de reloj del puerto. En las FIFO que utilizan MAR en código Gray, esto se implementa típicamente como se muestra a continuación:

Cuando se incrementa un registro de dirección de memoria, el cambio no se detecta inmediatamente en el otro dominio de reloj. ^{[ 10 ]} Esto se debe a que, durante el proceso de cruce de dominios de reloj, la dirección debe pasar secuencialmente por una serie de registros de sincronización, lo que retrasa su llegada al otro dominio. Este retraso, a su vez, aumenta la latencia de estado, ya que la dirección se utiliza para calcular el estado de la FIFO. Más específicamente, durante este retraso, el nivel aparente de la FIFO en el otro dominio de reloj permanece sin cambios y, en consecuencia, sus indicadores de umbral también pueden estar desactualizados.

En determinadas condiciones, esta mayor latencia de estado puede dificultar el flujo eficiente de datos a través de una FIFO. ^{[ 10 ]} Por ejemplo, cuando el consumidor lee una palabra de una FIFO llena, el indicador de llenado del puerto de escritura no se niega inmediatamente. Esto obliga al productor a retrasar momentáneamente las nuevas escrituras en la FIFO cuando podría estar escribiendo de forma segura, lo que resulta en una penalización de rendimiento si hay datos pendientes del productor. De manera similar, el indicador de vacío del puerto de lectura no se niega inmediatamente cuando el productor escribe en una FIFO vacía, lo que provoca que el consumidor retrase la lectura cuando hay datos disponibles.

Ante un desbordamiento inminente, la nueva palabra de datos puede descartarse bloqueando las escrituras en la FIFO. ^{[ 4 ]} Esto se implementa típicamente habilitando la escritura de la FIFO con el indicador de saturación ^{[ 8 ],} como se muestra a continuación. En estas implementaciones, el indicador de saturación indica que el búfer no aceptará nuevos datos. Este circuito opera exclusivamente en el dominio del reloj del puerto de escritura y, por lo tanto, es adecuado tanto para FIFOs síncronas como asíncronas.

• 
  Circuito típico utilizado para bloquear las escrituras cuando la memoria FIFO está llena. Una segunda compuerta emite una señal de DESBORDAMIENTO para notificar a los circuitos externos que se han perdido datos.

Alternativamente, ante un desbordamiento inminente, la memoria puede reasignarse para la nueva palabra de datos eliminando la palabra almacenada más antigua y reutilizando su ubicación de memoria. ^{[ 4 ]} Esto se realiza escribiendo la nueva palabra como de costumbre (sobrescribiendo así la palabra almacenada más antigua) mientras se incrementa simultáneamente el MAR de lectura. Dado que ambos MAR se incrementan simultáneamente, el nivel aparente del búfer permanece sin cambios. Ambos MAR se incrementan mediante el reloj del puerto de escritura; por consiguiente, este proceso no es adecuado para FIFOs asíncronas, que requieren que el MAR de lectura se incremente en el dominio del reloj del puerto de lectura.

• 
  Circuito típico utilizado para sobrescribir los datos almacenados más antiguos en caso de desbordamiento.

Las FIFO se utilizan frecuentemente para conectar a productores y consumidores de datos con diferentes velocidades de transmisión. ^{[ 9 ]} Una FIFO cumple esta función almacenando en búfer los datos producidos pero aún no consumidos, desacoplando así las velocidades de producción y consumo. Esto permite al productor escribir datos en la FIFO a medida que están disponibles y al consumidor leerlos solo cuando sea necesario, satisfaciendo así los requisitos de sincronización de ambos agentes y evitando la pérdida de datos. ^{[ 9 ]}

Las tasas de producción y consumo de datos pueden diferir por diversas razones, incluidos los casos en los que:

• El productor o el consumidor (pero no ambos) transfiere datos en ráfagas ^{[ 1 ].}
• El consumidor requiere datos con una sincronización precisa, cuya sincronización no puede ser garantizada por el productor ^{[ 4 ].}
• El consumidor requiere que se recopilen datos hasta que haya suficientes disponibles para su procesamiento ^{[ 4 ].}

Muchos sistemas se componen de múltiples circuitos lógicos, cada uno operando en un dominio de reloj diferente, que deben comunicarse entre sí. ^{[ 1 ]} Para lograr esto, cada circuito debe intercambiar datos con un circuito que opera en un dominio de reloj diferente. Sin embargo, enviar datos directamente a otro dominio de reloj no es confiable, ya que podría provocar corrupción de datos debido a la metaestabilidad. ^{[ 9 ]} Este problema se evita al pasar los datos a través de una FIFO asíncrona, lo que elimina la metaestabilidad y, por lo tanto, garantiza la integridad de los datos transmitidos. ^{[ 9 ]}

• 
  Una FIFO asíncrona se utiliza para enviar datos de forma fiable de un dominio de reloj a otro. El productor de datos (circuito A) y el consumidor (circuito B) operan en los dominios de reloj CLKA y CLKB, respectivamente. La dirección de las señales es de izquierda a derecha, salvo que se indique lo contrario mediante flechas.

Algunos sistemas requieren conocer los tiempos de llegada de las palabras provenientes de un productor de datos. ^{[ 4 ]} Ejemplos comunes de esto incluyen el radar , el sonar y la adquisición de datos en sistemas de control . Normalmente, este conocimiento se adquiere registrando el tiempo de llegada de cada palabra de datos (asociándola con la hora actual), creando así un par ordenado formado por la palabra de datos y su tiempo de llegada.

En algunos casos, un procesador no puede registrar la hora con la precisión suficiente (por ejemplo, debido a factores como la latencia variable de las interrupciones ^{[ 4 ]} o a que los datos llegan más rápido de lo que se pueden procesar). En tales casos, se puede utilizar una FIFO para registrar con precisión la hora de los datos entrantes. Al llegar, cada palabra de datos se concatena con la hora actual y el resultado se escribe en la FIFO como una sola palabra compuesta. Cuando el procesador lee la palabra compuesta de la FIFO (en un momento posterior conveniente), puede dividirla fácilmente en su palabra de datos y marca de tiempo componentes.

• 
  Una FIFO se utiliza para marcar con una marca de tiempo las palabras de datos entrantes. En caso de desbordamiento de la FIFO, el procesador recibe una interrupción que indica que se han perdido datos. La dirección de las señales es de izquierda a derecha, a menos que se indique lo contrario mediante flechas.

En algunas aplicaciones, una FIFO debe recopilar datos previos a un evento. ^{[ 2 ]} Por ejemplo, un osciloscopio digital se usa comúnmente para registrar las muestras de la señal analógica inmediatamente anteriores a una señal de disparo, lo que le permite mostrar la forma de onda de la señal que ocurrió antes del disparo.

Para facilitar este registro, la cola FIFO está diseñada para sobrescribir la muestra más antigua al desbordarse. Esto permite que, cuando la cola FIFO está llena, continúe aceptando nuevos datos y retenga automáticamente solo los más recientes hasta alcanzar su capacidad máxima.

Durante el funcionamiento, se inicia la grabación y la cola FIFO comienza a llenarse con las muestras entrantes. Si se permite grabar durante el tiempo suficiente, la cola FIFO se llenará y, con cada nueva muestra entrante, se descartará la muestra registrada más antigua para dejar espacio a la nueva. Cuando se produce el disparo, la grabación se detiene y las muestras registradas pueden leerse desde la cola FIFO. Los desbordamientos se ignoran, ya que cualquier dato perdido (sobrescrito) anterior a los datos registrados es irrelevante.

• 
  Circuito de ejemplo que ilustra cómo se registran los datos previos al disparo mediante una memoria FIFO. El convertidor analógico-digital (ADC) flash emite una muestra por ciclo de reloj, que se almacena en la memoria FIFO cuando la señal RECORD está activa. La grabación comienza cuando se activa la señal START y finaliza con la señal TRIG. El procesador recibe una notificación mediante interrupción (IRQ) de que la grabación ha finalizado y puede entonces leer los datos de la muestra hasta que la memoria FIFO esté vacía.