Automatización del diseño electrónico

La automatización del diseño electrónico más temprana se atribuye a IBM con la documentación de sus computadoras de la serie 700 en la década de 1950. ^{[ 2 ]}

IBM desarrolló uno de los primeros sistemas de diseño asistido por computadora (CAD), conocido como Diagrama Lógico Automatizado (ALD), que se ejecutaba originalmente en las computadoras centrales IBM 704 y 705. El proceso de diseño comenzaba con ingenieros que dibujaban manualmente esquemas lógicos , los cuales luego se transcribían a plantillas estandarizadas y se convertían en tarjetas perforadas para su procesamiento digital. ^{[ 2 ] [ 3 ]}

Aunque se centraba en la geometría mecánica, el DAC-1 de General Motors , construido conjuntamente con IBM , fue uno de los primeros sistemas CAD interactivos basados ​​en gráficos y demostró la practicidad de la edición en pantalla para datos de ingeniería complejos, una idea adoptada por las herramientas de diseño de circuitos integrados . ^{[ 4 ]}

Antes del desarrollo de EDA, los circuitos integrados se diseñaban a mano y se colocaban manualmente. ^{[ 5 ]} Algunos talleres avanzados utilizaban software geométrico para generar cintas para un fotoplotter Gerber , responsable de generar una imagen de exposición monocromática, pero incluso estos copiaban grabaciones digitales de componentes dibujados mecánicamente. El proceso era fundamentalmente gráfico, con la traducción de la electrónica a los gráficos realizada manualmente; la empresa más conocida de esta época fue Calma , cuyo formato GDSII todavía se utiliza hoy en día. ^{[ 6 ]}

A principios de la década de 1970, los desarrolladores comenzaron a automatizar el diseño de circuitos, además del dibujo técnico, y se desarrollaron las primeras herramientas de colocación y enrutamiento . Debido a la Guerra Fría , los avances a menudo se producían casi en paralelo. En el mundo occidental, las actas del IEEE y de la Conferencia de Automatización del Diseño catalogaron la gran mayoría de los avances de la época, ^{[ 5 ]} y para 1973 se necesitaba una extensa bibliografía para seguir la evolución del campo. ^{[ 7 ]} En la Unión Soviética , el progreso se describió principalmente en una serie de libros, a partir de 1975. ^{[ 8 ]}

El sistema de diseño gráfico de Calma (GDS, 1971) y su sucesor de 32 bits, GDSII (1978), permitieron a los ingenieros digitalizar y editar diseños de chips completos en minicomputadoras; el archivo de flujo GDSII que lo acompañaba se convirtió en el estándar de facto para el intercambio de máscaras y todavía se reconoce en los flujos de diseño modernos. ^{[ 9 ]}

La siguiente era comenzó tras la publicación de "Introducción a los sistemas VLSI " por Carver Mead y Lynn Conway en 1980, ^{[ 10 ]} considerado el libro de texto estándar para el diseño de chips. ^{[ 11 ]} El resultado fue un aumento en la complejidad de los chips que se podían diseñar, con un mejor acceso a herramientas de verificación de diseño que utilizaban simulación lógica . Los chips eran más fáciles de diseñar y tenían más probabilidades de funcionar correctamente, ya que sus diseños podían simularse con mayor detalle antes de su construcción. Si bien los lenguajes y las herramientas han evolucionado, este enfoque general de especificar el comportamiento deseado en un lenguaje de programación textual y dejar que las herramientas deriven el diseño físico detallado sigue siendo la base del diseño de circuitos integrados digitales en la actualidad.

Las primeras herramientas EDA se produjeron en el ámbito académico. Una de las más famosas fue el "Berkeley VLSI Tools Tarball", un conjunto de utilidades UNIX utilizadas para diseñar los primeros sistemas VLSI. También se utilizaron ampliamente el minimizador lógico heurístico Espresso , ^{[ 12 ]} responsable de la reducción de la complejidad de los circuitos, y Magic , ^{[ 13 ]} una plataforma de diseño asistido por ordenador. Otro desarrollo crucial fue la formación de MOSIS , ^{[ 14 ]} un consorcio de universidades y fabricantes que desarrolló una forma económica de capacitar a estudiantes de diseño de chips mediante la producción de circuitos integrados reales. El concepto básico consistía en utilizar procesos de circuitos integrados fiables, de bajo coste y de tecnología relativamente sencilla, y empaquetar un gran número de proyectos por oblea , conservando varias copias de chips de cada proyecto. Los fabricantes colaboradores donaban las obleas procesadas o las vendían a precio de coste, ya que consideraban que el programa era útil para su propio crecimiento a largo plazo.

1981 marcó el inicio de la EDA como industria. Durante muchos años, las grandes empresas de electrónica, como Hewlett-Packard , Tektronix e Intel , habían desarrollado la EDA internamente, y algunos directivos y desarrolladores comenzaron a independizarse de estas compañías para centrarse en la EDA como negocio. Daisy Systems , Mentor Graphics y Valid Logic Systems se fundaron por esas fechas y se las conocía colectivamente como DMV. En 1981, el Departamento de Defensa de EE. UU. también comenzó a financiar VHDL como lenguaje de descripción de hardware. En pocos años, surgieron numerosas empresas especializadas en EDA, cada una con un enfoque ligeramente diferente.

La primera feria comercial de EDA se celebró en la Design Automation Conference de 1984, y en 1986, Gateway Design Automation presentó Verilog , otro lenguaje de diseño de alto nivel muy popular, como lenguaje de descripción de hardware . Poco después surgieron los simuladores, que permitieron la simulación directa de diseños de chips y especificaciones ejecutables. En pocos años, se desarrollaron sistemas de procesamiento posterior para realizar la síntesis lógica .

Los flujos digitales actuales son extremadamente modulares, con interfaces que generan descripciones de diseño estandarizadas que se compilan en invocaciones de unidades similares a celdas, independientemente de su tecnología individual. Las celdas implementan lógica u otras funciones electrónicas mediante el uso de una tecnología de circuito integrado específica. Los fabricantes suelen proporcionar bibliotecas de componentes para sus procesos de producción, con modelos de simulación compatibles con herramientas de simulación estándar.

La mayoría de los circuitos analógicos todavía se diseñan manualmente, lo que requiere conocimientos especializados propios del diseño analógico (como la correspondencia de conceptos). ^{[ 15 ]} Por lo tanto, las herramientas EDA analógicas son mucho menos modulares, ya que requieren muchas más funciones, interactúan más entre sí y los componentes son, en general, menos ideales.

El EDA para electrónica ha cobrado gran importancia rápidamente con el continuo escalado de la tecnología de semiconductores . ^{[ 16 ]} Algunos usuarios son operadores de fundiciones , que gestionan las instalaciones de fabricación de semiconductores ("fabs"), y otras personas responsables de utilizar las empresas de servicios de diseño tecnológico que emplean software EDA para evaluar un diseño entrante y determinar su preparación para la fabricación. Las herramientas EDA también se utilizan para programar la funcionalidad del diseño en FPGA o matrices de puertas programables en campo, diseños de circuitos integrados personalizables.

El flujo de diseño se caracteriza principalmente por varios componentes primarios; estos incluyen:

• Síntesis de alto nivel (también conocida como síntesis conductual o síntesis algorítmica) : la descripción del diseño de alto nivel (por ejemplo, en C/C++) se convierte en RTL o nivel de transferencia de registros, responsable de representar los circuitos mediante la utilización de interacciones entre registros.
• Síntesis lógica : la traducción de la descripción del diseño RTL (por ejemplo, escrita en Verilog o VHDL) a una lista de conexiones discreta o representación de puertas lógicas.
• Captura de esquemas : para captura digital estándar de celdas, analógica y tipo RF, utilice CIS en Orcad de Cadence e ISIS en Proteus.
• Diseño – generalmente un diseño basado en esquemas , como Layout en Orcad de Cadence, ARES en Proteus

• Simulación de transistores : simulación de bajo nivel del comportamiento de un esquema/diseño de transistores, con precisión a nivel de dispositivo.
• Simulación lógica : simulación digital del comportamiento digital ( booleano 0/1) de un RTL o una lista de conexiones de puertas lógicas , con precisión a nivel booleano.
• Simulación de comportamiento: simulación de alto nivel del funcionamiento arquitectónico de un diseño, precisa a nivel de ciclo o de interfaz.
• Emulación de hardware : uso de hardware especializado para emular la lógica de un diseño propuesto. En ocasiones, se puede conectar a un sistema en lugar de un chip aún por fabricar; esto se denomina emulación en circuito .
• La tecnología CAD simula y analiza la tecnología de proceso subyacente. Las propiedades eléctricas de los dispositivos se derivan directamente de la física del dispositivo.

• Verificación funcional : garantiza que el diseño lógico coincida con las especificaciones y ejecute las tareas correctamente. Incluye verificación funcional dinámica mediante simulación, emulación y prototipos. ^{[ 17 ]}
• Análisis de RTL para verificar el cumplimiento de las reglas de codificación, como la sintaxis, la semántica y el estilo. ^{[ 18 ]}
• Verificación de cruce de dominios de reloj (verificación CDC): similar al análisis estático de código , pero estas verificaciones/herramientas se especializan en detectar e informar sobre posibles problemas como la pérdida de datos y la metaestabilidad debido al uso de múltiples dominios de reloj en el diseño.
• La verificación formal , también conocida como comprobación de modelos , consiste en intentar demostrar, mediante métodos matemáticos, que el sistema posee ciertas propiedades deseadas y que no pueden producirse algunos efectos no deseados (como el bloqueo mutuo ).
• Verificación de equivalencia : comparación algorítmica entre la descripción RTL de un chip y la lista de conexiones de puertas sintetizada , para garantizar la equivalencia funcional a nivel lógico .
• Análisis de temporización estática : análisis de la temporización de un circuito de forma independiente de la entrada, lo que permite encontrar el peor caso posible entre todas las entradas posibles.
• Extracción de la disposición : partiendo de una disposición propuesta, se calculan las características eléctricas (aproximadas) de cada cable y dispositivo. A menudo se utiliza junto con el análisis de temporización estática descrito anteriormente para estimar el rendimiento del chip finalizado.
• Los solucionadores de campos electromagnéticos , o simplemente solucionadores de campo , resuelven directamente las ecuaciones de Maxwell para casos de interés en el diseño de circuitos integrados y placas de circuito impreso. Se caracterizan por ser más lentos, pero más precisos que la extracción de diseño mencionada anteriormente.
• Verificación física (VF): comprobar si un diseño es físicamente fabricable y que los chips resultantes no tendrán defectos físicos que impidan su funcionamiento, y que cumplirán con las especificaciones originales.
• Análisis de rendimiento : estimar el rendimiento (y, por lo tanto, el coste) del chip fabricado e identificar los cuellos de botella en el rendimiento para sugerir cambios beneficiosos.

• Preparación de datos de máscara o MDP: Generación de fotomáscaras de litografía reales , utilizadas para la fabricación física del chip.
  • Acabado de chips que incluye designaciones y estructuras personalizadas para mejorar la fabricabilidad del diseño. Ejemplos de esto último son un anillo de sellado y estructuras de relleno. ^{[ 19 ]}
  • Elaboración de un diseño de retícula con patrones de prueba y marcas de alineación.
  • Preparación del diseño para la máscara , que mejora los datos de diseño con operaciones gráficas, como las técnicas de mejora de la resolución (RET), métodos para aumentar la calidad de la fotomáscara final . Esto también incluye la corrección de proximidad óptica (OPC) o la tecnología de litografía inversa (ILT), que compensan de antemano los efectos de difracción e interferencia que se producen posteriormente durante la fabricación del chip utilizando esta máscara.
  • Generación de máscaras : Generación de una imagen de máscara plana a partir de un diseño jerárquico.
  • Generación automática de patrones de prueba o ATPG: Generación sistemática de datos de patrones para probar la mayor cantidad posible de compuertas lógicas y otros componentes.
  • Autodiagnóstico integrado o BIST: Instalación de controladores de prueba autónomos para probar automáticamente una estructura lógica o de memoria en el diseño.

• Análisis de seguridad funcional , cálculo sistemático de las tasas de fallos en el tiempo (FIT) y métricas de cobertura de diagnóstico para los diseños con el fin de cumplir con los requisitos de conformidad para los niveles de integridad de seguridad deseados.
• Síntesis de seguridad funcional: se añaden mejoras de fiabilidad a los elementos estructurados (módulos, RAM, ROM, registros, FIFO) para optimizar la detección y la tolerancia a fallos. Esto incluye (entre otras cosas) la adición de códigos de detección y/o corrección de errores (Hamming), lógica redundante para la detección y la tolerancia a fallos (duplicación/triplicación) y comprobaciones de protocolo (paridad de interfaz, alineación de direcciones, conteo de pulsos).
• Verificación de la seguridad funcional, ejecución de una campaña de detección de fallos, incluyendo la inserción de fallos en el diseño y la verificación de que el mecanismo de seguridad reacciona de manera apropiada ante los fallos considerados cubiertos.

Capitalización bursátil y nombre de la empresa a junio de 2025:

• 75.400 millones de dólares ^{[ 20 ]} – Synopsys
• 81.100 millones de dólares ^{[ 21 ]} – Cadence Design Systems
• 29.400 millones de dólares ^{[ 22 ]} – Ansys
• 9.010 millones de dólares australianos ^{[ 23 ]} – Altium
• 170.700 millones de euros ^{[ 24 ]} - Siemens
• 112.900 millones de yenes ^{[ 25 ]} – Zuken

Synopsys anunció la adquisición prevista de Ansys en 2024, pero Ansys seguirá siendo una empresa independiente que cotiza en bolsa hasta que se cierre el acuerdo (previsto para el primer semestre de 2025). ^{[ 26 ]}

Capitalización bursátil y nombre de la empresa a diciembre de 2011. : ^{[ 27 ]}

• 2.330 millones de dólares – Mentor Graphics ; Siemens adquirió Mentor en 2017 y la renombró como Siemens EDA en 2021 ^{[ 28 ] [ 29 ]}
• 507 millones de dólares – Magma Design Automation ; Synopsys adquirió Magma en febrero de 2012 ^{[ 30 ] [ 31 ]}
• 6.440 millones de dólares taiwaneses – SpringSoft ; Synopsys adquirió SpringSoft en agosto de 2012.

Muchas empresas de EDA adquieren pequeñas empresas con software u otra tecnología que se puede adaptar a su negocio principal. ^{[ 32 ]} La mayoría de los líderes del mercado son fusiones de muchas empresas más pequeñas y esta tendencia se ve favorecida por la tendencia de las empresas de software a diseñar herramientas como accesorios que se integran naturalmente en el conjunto de programas de un proveedor más grande en circuitos digitales ; muchas herramientas nuevas incorporan diseño analógico y sistemas mixtos. ^{[ 33 ]} Esto está sucediendo debido a una tendencia a colocar sistemas electrónicos completos en un solo chip .