DIMM totalmente amortiguado

Un DIMM totalmente amortiguado (FB-DIMM) es un tipo de módulo de memoria utilizado en sistemas informáticos. Está diseñado para mejorar el rendimiento y la capacidad de la memoria al permitir que varios módulos de memoria se conecten al controlador de memoria mediante una interfaz serie, en lugar de una paralela. A diferencia de la arquitectura de bus paralelo de las DRAM tradicionales, un FB-DIMM tiene una interfaz serie entre el controlador de memoria y el búfer de memoria avanzado (AMB). Convencionalmente, las líneas de datos del controlador de memoria deben conectarse a las líneas de datos de cada módulo DRAM , es decir, mediante buses multidrop . A medida que aumenta el ancho de la memoria junto con la velocidad de acceso, la señal se degrada en la interfaz entre el bus y el dispositivo. Esto limita la velocidad y la densidad de memoria, por lo que los FB- DIMM adoptan un enfoque diferente para resolver el problema.

Los módulos DDR2 FB-DIMM de 240 pines no son compatibles ni mecánica ni eléctricamente con los módulos DIMM DDR2 convencionales de 240 pines. Por ello, estos dos tipos de módulos DIMM tienen muescas diferentes para evitar el uso incorrecto.

Al igual que casi todas las especificaciones de RAM, la especificación FB-DIMM fue publicada por JEDEC .

La arquitectura FB-DIMM introduce un búfer de memoria avanzado (AMB) entre el controlador de memoria y el módulo de memoria. A diferencia de la arquitectura de bus paralelo de las DRAM tradicionales, una FB-DIMM cuenta con una interfaz serial entre el controlador de memoria y el AMB. Esto permite aumentar el ancho de la memoria sin incrementar el número de pines del controlador de memoria más allá de un nivel viable. Con esta arquitectura, el controlador de memoria no escribe directamente en el módulo de memoria, sino que lo hace a través del AMB. De esta forma, el AMB puede compensar el deterioro de la señal almacenándola en búfer y reenviándola.

El AMB también ofrece corrección de errores sin sobrecargar el procesador ni el controlador de memoria del sistema. Además, utiliza la función de corrección de fallos de carril de bits para identificar rutas de datos defectuosas y eliminarlas, lo que reduce drásticamente los errores de comando/dirección. Asimismo, dado que las lecturas y escrituras se almacenan en búfer, el controlador de memoria puede realizarlas en paralelo. Esto permite interconexiones más sencillas y, en teoría, chips de controlador de memoria independientes del hardware (como DDR2 y DDR3 ) que pueden utilizarse indistintamente.

Las desventajas de este enfoque son: introduce latencia en la solicitud de memoria, requiere un mayor consumo de energía para los chips de búfer y las implementaciones actuales crean un bus de escritura de memoria significativamente más estrecho que el bus de lectura. Esto significa que las cargas de trabajo que utilizan muchas escrituras (como la computación de alto rendimiento ) se ralentizarán considerablemente. Sin embargo, esta ralentización no es tan grave como no tener suficiente capacidad de memoria para evitar el uso de cantidades significativas de memoria virtual , por lo que las cargas de trabajo que utilizan cantidades extremas de memoria de forma irregular podrían beneficiarse del uso de módulos DIMM con búfer completo.

El estándar JEDEC JESD206 define el protocolo, y JESD82-20 define la interfaz AMB para la memoria DDR2. El protocolo se describe de forma más general en muchos otros lugares. ^{[ 1 ] [ 2 ] [ 3 ] [ 4 ] [ 5 ]} El canal FB-DIMM consta de 14 carriles de bits "en dirección norte" que transportan datos de la memoria al procesador y 10 carriles de bits "en dirección sur" que transportan comandos y datos del procesador a la memoria. Cada bit se transporta a través de un par diferencial, con una frecuencia de reloj de 12 veces la frecuencia de reloj básica de la memoria , 6 veces la frecuencia de datos de doble bombeo. Por ejemplo, para chips DRAM DDR2-667, el canal operaría a 4000  MHz. Cada 12 ciclos constituyen una trama, 168 bits en dirección norte y 120 bits en dirección sur.

Cada trama de transmisión ascendente transporta 144 bits de datos, la cantidad de datos que produce una matriz DDR SDRAM de 72 bits en ese lapso, y 24 bits de CRC para la detección de errores. No contiene información de encabezado, aunque las tramas no utilizadas incluyen un CRC deliberadamente inválido.

Cada trama de dirección sur transporta 98 ​​bits de datos útiles y 22 bits de CRC. Dos bits de datos útiles indican el tipo de trama y 24 bits corresponden a un comando. Los 72 bits restantes pueden ser (según el tipo de trama): 72 bits de datos de escritura, dos comandos adicionales de 24 bits o un comando adicional más 36 bits de datos que se escribirán en un registro de control AMB.

Los comandos corresponden a ciclos de acceso DRAM estándar, como selección de fila, precarga y actualización. Los comandos de lectura y escritura incluyen únicamente direcciones de columna. Todos los comandos incluyen una dirección FB-DIMM de 3 bits, lo que permite conectar hasta 8 módulos FB-DIMM por canal.

Debido a que los datos de escritura se suministran más lentamente de lo que la memoria DDR espera, las escrituras se almacenan en búfer en la AMB hasta que se puedan escribir en ráfaga. Los comandos de escritura no están directamente vinculados a los datos de escritura; en cambio, cada AMB tiene una FIFO de datos de escritura que se llena con cuatro tramas de datos de escritura consecutivas y se vacía con un comando de escritura.

Tanto los enlaces en dirección norte como en dirección sur pueden funcionar a máxima velocidad con una línea de bits desactivada, descartando 12 bits de información CRC por trama.

Cabe destacar que el ancho de banda de un canal FB-DIMM es igual al ancho de banda máximo de lectura de un canal de memoria DDR (y esta velocidad se puede mantener, ya que no hay contención por el canal de entrada), más la mitad del ancho de banda máximo de escritura de un canal de memoria DDR (que a menudo se puede mantener si un comando por trama es suficiente). La única sobrecarga es la necesidad de una trama de sincronización de canal (que genera una trama de estado de entrada en respuesta) cada 32 a 42 tramas (una sobrecarga del 2,5 % al 3 %).

Intel ha adoptado esta tecnología para sus series Xeon 5000/5100 y posteriores, que consideran "una dirección estratégica a largo plazo para los servidores". ^{[ 6 ]}

Sun Microsystems utilizó FB-DIMM para el procesador de servidor Niagara II (UltraSparc T2) . ^{[ 7 ]}

La plataforma de sistema para entusiastas Skulltrail de Intel utiliza FB-DIMM para su sistema multi-GPU con doble zócalo de CPU . ^{[ 8 ]}

Las memorias FB-DIMM tienen 240 pines y la misma longitud total que otras memorias DDR DIMM, pero se diferencian por tener muescas en ambos extremos dentro de la ranura.

El coste de la memoria FB-DIMM era inicialmente mucho mayor que el de la DIMM registrada , lo que podría ser uno de los factores que explican su actual nivel de aceptación. Además, el chip AMB disipa una cantidad considerable de calor, lo que genera problemas de refrigeración adicionales. Si bien se realizaron grandes esfuerzos para minimizar el retardo en el AMB, se observa un aumento significativo en la latencia de acceso a la memoria. ^{[ 9 ] [ 10 ] [ 11 ]}

A partir de septiembre de 2006, AMD eliminó FB-DIMM de su hoja de ruta. ^{[ 12 ]} En diciembre de 2006, AMD reveló en una de las diapositivas que los microprocesadores basados ​​en la nueva microarquitectura K10 tienen soporte para FB-DIMM "cuando sea apropiado". ^{[ 13 ]} Además, AMD también desarrolló Socket G3 Memory Extender ( G3MX ), que utiliza un único búfer para cada 4 módulos en lugar de uno para cada uno, para ser utilizado por sistemas basados ​​en Opteron en 2009. ^{[ 14 ]}

En el Intel Developer Forum de 2007 , se reveló que los principales fabricantes de memoria no tenían planes de extender el estándar FB-DIMM para admitir DDR3 SDRAM. En cambio, solo se había mostrado DIMM registrado para DDR3 SDRAM. ^{[ 15 ]}

En 2007, Intel demostró FB-DIMM con latencias más cortas, CL5 y CL3, mostrando una mejora en las latencias. ^{[ 16 ]}

El 5 de agosto de 2008, Elpida Memory anunció que produciría en masa el primer FB-DIMM del mundo con una capacidad de 16 Gigabytes , a partir del cuarto trimestre de 2008, ^{[ 17 ]} sin embargo, a partir de enero de 2011 El producto no ha aparecido y el comunicado de prensa ha sido eliminado del sitio web de Elpida. ^{[ 18 ]}

• Memoria HyperCloud
• DIMM de carga reducida (LRDIMM)

• Cómo funcionan las memorias FB-DIMM
• Serie The Inquirer : Parte 1 Parte 2 Parte 3