Conjunto de instrucciones de FMA

El conjunto de instrucciones FMA es una extensión de las instrucciones Streaming SIMD Extensions de 128 y 256 bits en el conjunto de instrucciones del microprocesador x86 para realizar operaciones de multiplicación-suma fusionadas (FMA). ^{[ 1 ]} Hay dos variantes:

• FMA4 es compatible con los procesadores AMD a partir de la arquitectura Bulldozer . FMA4 se implementó por hardware antes que FMA3. La compatibilidad con FMA4 se eliminó a partir de Zen 1. ^{[ 2 ]}
• FMA3 es compatible con los procesadores AMD a partir de la arquitectura Piledriver y con los procesadores Intel a partir de los procesadores Haswell y Broadwell desde 2014.

Las instrucciones FMA3 y FMA4 tienen una funcionalidad casi idéntica, pero no son compatibles. Ambas contienen instrucciones de multiplicación y suma fusionadas (FMA) para operaciones escalares de punto flotante y SIMD , pero las instrucciones FMA3 tienen tres operandos, mientras que las FMA4 tienen cuatro. La operación FMA tiene la forma d = round( a · b + c ), donde la función round realiza un redondeo para permitir que el resultado quepa en el registro de destino si hay demasiados bits significativos para que quepa en dicho registro.

La forma de cuatro operandos (FMA4) permite que a , b , c y d sean cuatro registros diferentes, mientras que la forma de tres operandos (FMA3) requiere que d sea el mismo registro que a , b o c . La forma de tres operandos hace que el código sea más corto y la implementación de hardware un poco más sencilla, mientras que la forma de cuatro operandos proporciona mayor flexibilidad de programación.

Consulte el conjunto de instrucciones XOP para obtener más información sobre los problemas de compatibilidad entre Intel y AMD.

La incompatibilidad entre FMA3 de Intel y FMA4 de AMD se debe a que ambas compañías modificaron sus planes sin coordinar los detalles de codificación. AMD cambió sus planes de FMA3 a FMA4, mientras que Intel hizo lo mismo casi simultáneamente. La historia se puede resumir de la siguiente manera:

• Agosto de 2007: AMD anuncia el conjunto de instrucciones SSE5 , que incluye instrucciones FMA de 3 operandos. Se introduce un nuevo esquema de codificación (DREX) para permitir que las instrucciones tengan tres operandos. ^{[ 13 ]}
• Abril de 2008: Intel anuncia sus conjuntos de instrucciones AVX y FMA, incluidas las instrucciones FMA de 4 operandos. La codificación de estas instrucciones utiliza el nuevo esquema de codificación VEX , ^{[ 14 ]} que es más flexible que el esquema DREX de AMD.
• Diciembre de 2008: Intel cambia la especificación de sus instrucciones FMA de instrucciones de 4 operandos a instrucciones de 3 operandos. El esquema de codificación VEX se sigue utilizando. ^{[ 15 ]}
• Mayo de 2009: AMD cambia la especificación de sus instrucciones FMA del formato DREX de 3 operandos al formato VEX de 4 operandos, compatible con la especificación de Intel de abril de 2008 en lugar de la especificación de Intel de diciembre de 2008. ^{[ 16 ]}
• Octubre de 2011: El procesador AMD Bulldozer admite FMA4. ^{[ 17 ]}
• Enero de 2012: AMD anuncia la compatibilidad con FMA3 en futuros procesadores con nombre en clave Trinity y Vishera; estos se basan en la arquitectura Piledriver . ^{[ 18 ]}
• Mayo de 2012: El procesador AMD Piledriver admite tanto FMA3 como FMA4. ^{[ 17 ]}
• Junio ​​de 2013: El procesador Intel Haswell admite FMA3. ^{[ 19 ]}
• Febrero de 2017: La primera generación de procesadores AMD Ryzen admite oficialmente FMA3, pero no FMA4 según la instrucción CPUID . ^{[ 2 ]} Ha habido confusión sobre si FMA4 se implementó o no en este procesador debido a erratas en el parche inicial del paquete GNU Binutils que ya se han rectificado. ^{[ 20 ] [ 21 ]} Un informe no confirmado de resultados erróneos ^{[ 9 ]} generó algunas dudas, pero Mysticial (Alexander Yee, desarrollador de y-cruncher) lo desmintió: ^{[ 22 ]} FMA4 funcionó para cálculos de bignum exactos de bits en su sistema Zen 1 durante años, y el informe en Reddit nunca tuvo ninguna investigación de seguimiento para descartar errores en el software de prueba antes de ser ampliamente repetido. Las CPU Ryzen iniciales podían fallar por una secuencia particular de instrucciones FMA3, pero el microcódigo de CPU actualizado soluciona el problema. ^{[ 23 ]}
• Julio de 2019: Los procesadores AMD Zen 2 y Ryzen posteriores no son compatibles con FMA4 en absoluto. ^{[ 24 ]} Siguen siendo compatibles con FMA3. Solo Zen 1 y Zen+ tienen compatibilidad no oficial con FMA4.

Los distintos compiladores ofrecen distintos niveles de soporte para FMA:

• GCC admite FMA4 con -mfma4 desde la versión 4.5.0 ^{[ 25 ]} y FMA3 con -mfma desde la versión 4.7.0.
• Microsoft Visual C++ 2010 SP1 admite instrucciones FMA4. ^{[ 26 ]}
• Microsoft Visual C++ 2012 admite instrucciones FMA3 (si el procesador también admite la extensión del conjunto de instrucciones AVX2).
• Microsoft Visual C++ desde VC 2013
• PathScale admite FMA4 con -mfma. ^{[ 27 ]}
• LLVM 3.1 añade soporte para FMA4, ^{[ 28 ]} junto con soporte preliminar para FMA3. ^{[ 29 ]}
• Open64 5.0 añade "soporte limitado".
• Los compiladores de Intel solo admiten instrucciones FMA3. ^{[ 25 ]}
• NASM admite instrucciones FMA3 desde la versión 2.03 e instrucciones FMA4 desde la versión 2.06.
• FASM admite instrucciones FMA3 y FMA4.