Intel Core (microarquitectura)

La microarquitectura Intel Core (denominada provisionalmente como Next Generation Micro-architecture , ^{[ 1 ]} y desarrollada como Merom ) ^{[ 2 ]} es una microarquitectura de procesador multinúcleo lanzada por Intel a mediados de 2006. Es una sucesora actualizada del Enhanced Pentium M , la iteración anterior de la serie de microarquitectura P6 que comenzó en 1995 con Pentium Pro . También reemplazó a la microarquitectura NetBurst , que sufría de un alto consumo de energía y una alta intensidad de calor debido a una canalización ineficiente diseñada para una alta frecuencia de reloj . A principios de 2004, Prescott necesitaba una potencia muy alta para alcanzar las frecuencias de reloj necesarias para un rendimiento competitivo, lo que la hacía inadecuada para la transición a las CPU de doble/múltiple núcleo . El 7 de mayo de 2004, Intel confirmó la cancelación de los siguientes NetBurst, Tejas y Jayhawk . ^{[ 3 ]} Intel había estado desarrollando Merom, la evolución de 64 bits del Pentium M , desde 2001, ^{[ 2 ]} y decidió extenderlo a todos los segmentos del mercado, reemplazando a NetBurst en computadoras de escritorio y servidores. Heredó del Pentium M la elección de una tubería corta y eficiente, que ofrecía un rendimiento superior a pesar de no alcanzar las altas frecuencias de NetBurst. ^{[ a ]}

Los primeros procesadores que utilizaron esta arquitectura recibieron los nombres en clave ' Merom ', ' Conroe ' y ' Woodcrest '; Merom es para computación móvil, Conroe para sistemas de escritorio y Woodcrest para servidores y estaciones de trabajo. Si bien son arquitectónicamente idénticos, las tres líneas de procesadores difieren en el zócalo utilizado, la velocidad del bus y el consumo de energía. Los primeros procesadores de escritorio y móviles basados ​​en Core se denominaron Core 2 , expandiéndose posteriormente a las marcas de gama baja Pentium Dual-Core , Pentium y Celeron ; mientras que los procesadores basados ​​en Core para servidores y estaciones de trabajo se denominaron Xeon .

La microarquitectura Core volvió a frecuencias de reloj más bajas y mejoró el uso de los ciclos de reloj disponibles y la energía en comparación con la microarquitectura NetBurst anterior de las CPU Pentium 4 y D. ^{[ 4 ]} La microarquitectura Core proporciona etapas de decodificación, unidades de ejecución, cachés y buses más eficientes , lo que reduce el consumo de energía de las CPU Core 2 al tiempo que aumenta su capacidad de procesamiento. Las CPU de Intel han variado ampliamente en consumo de energía según la frecuencia de reloj, la arquitectura y el proceso de semiconductores, como se muestra en las tablas de disipación de energía de la CPU .

Al igual que las últimas CPU NetBurst, los procesadores basados ​​en Core cuentan con múltiples núcleos y compatibilidad con virtualización de hardware (comercializada como Intel VT-x ), así como con Intel 64 y SSSE3 . Sin embargo, los procesadores basados ​​en Core no disponen de la tecnología Hyper-Threading presente en los procesadores Pentium 4.

La caché L1 de la microarquitectura Core, con 64  KB de caché L1 por núcleo (32  KB de datos L1 + 32  KB de instrucciones L1), es tan grande como la del Pentium M, frente a los 32  KB del Pentium II  /  III (16  KB de datos L1 + 16  KB de instrucciones L1). La versión para el consumidor tampoco incluye una caché L3, a diferencia del núcleo Gallatin del Pentium 4 Extreme Edition, que sí está presente exclusivamente en las versiones de gama alta de los procesadores Xeon basados ​​en Core.

Los procesadores que utilizan la microarquitectura Nehalem, sucesora de la anterior, incluyen la tecnología hyper-threading, y los componentes para el consumidor vuelven a tener una caché L3.

Aunque la microarquitectura Core es una revisión arquitectónica importante, se basa en parte en la familia de procesadores Pentium M diseñada por Intel Israel. ^{[ 5 ]} La tubería de Core/ Penryn es de 14 etapas ^{[ 6 ]} – menos de la mitad de la de Prescott . El sucesor de Penryn, Nehalem, tiene una penalización por predicción errónea de bifurcación dos ciclos mayor que Core/Penryn. ^{[ 7 ] [ 8 ]} Core puede mantener idealmente una tasa de ejecución de hasta 4 instrucciones por ciclo (IPC), en comparación con la capacidad de 3 IPC de las microarquitecturas P6 , Pentium M y NetBurst . La nueva arquitectura es un diseño de doble núcleo con una caché L2 compartida diseñada para un rendimiento máximo por vatio y una escalabilidad mejorada.

Una de las nuevas tecnologías incluidas en el diseño es Macro-Ops Fusion , que combina dos instrucciones x86 en una sola microoperación . Por ejemplo, una secuencia de código común, como una comparación seguida de un salto condicional, se convertiría en una sola microoperación. Sin embargo, esta tecnología no funciona en modo de 64 bits.

Core puede ejecutar de forma especulativa cargas antes de almacenamientos precedentes con direcciones desconocidas. ^{[ 9 ]}

Otras nuevas tecnologías incluyen un rendimiento de 1 ciclo (anteriormente 2 ciclos) para todas las instrucciones SSE de 128 bits y un nuevo diseño de ahorro de energía. Todos los componentes funcionarán a velocidad mínima, aumentando la velocidad dinámicamente según sea necesario (similar a la tecnología de ahorro de energía Cool'n'Quiet de AMD y a la tecnología SpeedStep de Intel de procesadores móviles anteriores). Esto permite que el chip genere menos calor y minimice el consumo de energía.

Para la mayoría de las CPU Woodcrest, el bus frontal (FSB) funciona a 1333 MT/s ; sin embargo, esto se reduce a 1066  MT/s para las variantes de gama baja de 1,60 y 1,86  GHz. ^{[ 10 ] [ 11 ]} La variante móvil Merom fue inicialmente diseñada para funcionar a un FSB de 667  MT/s, mientras que la segunda ola de Merom, que admite  un FSB de 800 MT/s, se lanzó como parte de la plataforma Santa Rosa con un zócalo diferente en mayo de 2007. El Conroe orientado a las computadoras de escritorio comenzó con modelos que tenían un FSB de 800  MT/s o 1066  MT/s con una  línea de 1333 MT/s lanzada oficialmente el 22 de julio de 2007.

El consumo energético de estos procesadores es muy bajo: el consumo medio se sitúa entre 1 y 2 vatios en las variantes de voltaje ultrabajo, con potencias de diseño térmico (TDP) de 65 vatios para Conroe y la mayoría de los Woodcrest, 80 vatios para el  Woodcrest de 3,0 GHz y 40 o 35 vatios para el Woodcrest de bajo voltaje. En comparación, un procesador  AMD Opteron 875HE de 2,2 GHz consume 55 vatios, mientras que la eficiente línea Socket AM2 se ajusta al límite térmico de 35 vatios (especificado de forma diferente, por lo que no es directamente comparable). Merom, la variante para portátiles, tiene una TDP de 35 vatios para las versiones estándar y de 5 vatios para las versiones de voltaje ultrabajo (ULV).

Anteriormente, Intel anunció que ahora se centraría en la eficiencia energética, en lugar del rendimiento bruto. Sin embargo, en el Intel Developer Forum (IDF) de la primavera de 2006, Intel promocionó ambos. Algunas de las cifras prometidas fueron:

• Un 20 % más de rendimiento para Merom al mismo nivel de potencia; en comparación con Core Duo.
• 40% más de rendimiento para Conroe con un 40% menos de consumo de energía; en comparación con Pentium D.
• Un 80 % más de rendimiento para Woodcrest con un 35 % menos de consumo de energía; en comparación con el Xeon de doble núcleo original.

Los procesadores de la microarquitectura Core se pueden clasificar por número de núcleos, tamaño de caché y zócalo; cada combinación de estos tiene un nombre en clave y un código de producto únicos que se utilizan en varias marcas. Por ejemplo, el nombre en clave "Allendale" con el código de producto 80557 tiene dos núcleos, 2 MB de caché L2 y utiliza el zócalo de escritorio 775, pero se ha comercializado como Celeron, Pentium, Core 2 y Xeon, cada uno con diferentes conjuntos de características habilitadas. La mayoría de los procesadores móviles y de escritorio vienen en dos variantes que difieren en el tamaño de la caché L2, pero la cantidad específica de caché L2 en un producto también se puede reducir deshabilitando partes en el momento de la producción. Los procesadores Tigerton de doble núcleo y todos los procesadores de cuatro núcleos, excepto -, son módulos multichip que combinan dos chips. Para los  procesadores de 65 nm, el mismo código de producto puede ser compartido por procesadores con diferentes chips, pero la información específica sobre cuál se utiliza se puede derivar del stepping.

Penryn/Wolfdale (45 millas náuticas)

En el ciclo Tick-Tock de Intel , el "Tick" de 2007/2008 representó la reducción de la microarquitectura Core a 45 nanómetros como modelo CPUID 23. En los procesadores Core 2, se utiliza con los nombres en clave Penryn (Socket P), Wolfdale (LGA 775) y Yorkfield (MCM, LGA 775), algunos de los cuales también se venden como procesadores Celeron, Pentium y Xeon. En la marca Xeon, los nombres en clave Wolfdale-DP y Harpertown se utilizan para los MCM basados ​​en LGA 771 con dos o cuatro núcleos Wolfdale activos.

Desde el punto de vista arquitectónico,  los procesadores Core 2 de 45 nm incorporan SSE4.1 y un nuevo motor de división/reorganización. ^{[ 12 ]}

Los chips vienen en dos tamaños, con 6 MB y 3 MB de caché L2. La versión más pequeña se conoce comúnmente como Penryn-3M, Wolfdale-3M y Yorkfield-6M, respectivamente. La versión de un solo núcleo de Penryn, que aquí se denomina Penryn-L, no es un modelo independiente como Merom-L, sino una versión del modelo Penryn-3M con un solo núcleo activo.

La microarquitectura Core utiliza varios niveles de revisión (steppings), que, a diferencia de las microarquitecturas anteriores, representan mejoras incrementales y distintos conjuntos de características, como el tamaño de la caché y los modos de bajo consumo. La mayoría de estos steppings se utilizan en diferentes marcas, generalmente desactivando algunas características y limitando las frecuencias de reloj en los chips de gama baja.

Las revisiones con un tamaño de caché reducido utilizan un esquema de nomenclatura diferente, lo que significa que las versiones ya no están en orden alfabético. Las revisiones añadidas se han utilizado en muestras internas y de ingeniería, pero no aparecen en las tablas.

Muchos de los procesadores Core 2 y Xeon de gama alta utilizan módulos multichip de dos chips para obtener mayores tamaños de caché o más de dos núcleos.

La unidad de gestión de memoria (MMU) Core 2 de los procesadores X6800, E6000 y E4000 no funciona según las especificaciones implementadas en generaciones anteriores de hardware x86 . Esto puede causar problemas, muchos de ellos graves problemas de seguridad y estabilidad, con el software del sistema operativo actual . La documentación de Intel indica que sus manuales de programación se actualizarán "en los próximos meses" con información sobre los métodos recomendados para gestionar el búfer de traducción anticipada (TLB) para Core 2 con el fin de evitar problemas, y admite que, "en raras ocasiones, una invalidación incorrecta del TLB puede provocar un comportamiento impredecible del sistema, como bloqueos o datos incorrectos". ^{[ 20 ]}

Entre los problemas mencionados:

• El bit de no ejecución se comparte entre los núcleos.
• Incoherencias en las instrucciones de punto flotante.
• Se permitieron corrupciones de memoria fuera del rango de escritura permitida para un proceso mediante la ejecución de secuencias de instrucciones comunes.

Se dice que las erratas de Intel Ax39, Ax43, Ax65, Ax79, Ax90 y Ax99 son particularmente graves. ^{[ 21 ]} 39, 43 y 79, que pueden causar un comportamiento impredecible o el bloqueo del sistema, se han corregido en revisiones recientes .

Entre quienes han afirmado que la errata es particularmente grave se encuentran Theo de Raadt de OpenBSD ^{[ 22 ]} y Matthew Dillon de DragonFly BSD . ^{[ 23 ]} Linus Torvalds adoptó una postura contraria , calificando el problema de la TLB de "totalmente insignificante" y añadiendo: "El mayor problema es que Intel debería haber documentado mejor el comportamiento de la TLB". ^{[ 24 ]}

Microsoft ha publicado la actualización KB936357 para corregir la errata mediante una actualización de microcódigo , ^{[ 25 ]} sin penalización en el rendimiento. También hay actualizaciones de BIOS disponibles para solucionar el problema.

• x86
• Lista de microarquitecturas de CPU de Intel

• Sitio web de la microarquitectura Intel Core
• Comunicado de prensa de Intel anunciando planes para una nueva microarquitectura.
• Comunicado de prensa de Intel que presenta la microarquitectura Core.
• Hoja de ruta de los procesadores Intel
• Un análisis detallado de la nueva arquitectura de núcleos de Intel.
• Intel denomina a la microarquitectura Core
• Imágenes de procesadores que utilizan la microarquitectura Core, entre otros (también se menciona por primera vez Clovertown-MP).
• Discursos principales del IDF, promocionando el rendimiento de los nuevos procesadores.
• El núcleo de los nuevos chips de Intel
• Descripción general de RealWorld Tech sobre la microarquitectura Core.
• Descripción detallada de la microarquitectura Core en Ars Technica.
• En Anandtech se presenta la comparativa entre Intel Core y la arquitectura K8 de AMD.
• Fechas de lanzamiento de los próximos procesadores Intel Core que utilizan la microarquitectura Intel Core.
• Pruebas comparativas del rendimiento computacional de la arquitectura Core frente a las unidades centrales de procesamiento (CPU) Intel NetBurst y AMD Athlon64 más antiguas.