Lógica acoplada al emisor

En electrónica, la lógica de acoplamiento de emisor ( ECL ) es una familia de lógica de transistores bipolares de circuitos integrados de alta velocidad . La ECL utiliza un amplificador diferencial de transistor de unión bipolar (BJT) con entrada de terminación simple y corriente de emisor limitada para evitar la región de saturación (encendido completo) de operación y el comportamiento de apagado lento resultante. ^{[ 4 ]} Como la corriente se dirige entre dos ramas de un par acoplado de emisor, la ECL a veces se denomina lógica de dirección de corriente (CSL), ^{[ 5 ]} lógica de modo de corriente (CML) ^{[ 6 ]} o lógica de seguidor de emisor con interruptor de corriente (CSEF). ^{[ 7 ]}

En ECL, los transistores nunca están en saturación, los voltajes de entrada y salida tienen una pequeña oscilación (0,8 V), la impedancia de entrada es alta y la de salida es baja. Como resultado, los transistores cambian de estado rápidamente, los retardos de puerta son bajos y la capacidad de fanout es alta. ^{[ 8 ]} Además, el consumo de corriente prácticamente constante de los amplificadores diferenciales minimiza los retardos y las fluctuaciones debidas a la inductancia y capacitancia de la línea de alimentación, y las salidas complementarias reducen el tiempo de propagación de todo el circuito al disminuir el número de inversores.

La principal desventaja de ECL es que cada puerta consume corriente continuamente, lo que significa que requiere (y disipa) mucha más energía que las de otras familias lógicas, especialmente cuando están en reposo.

El equivalente de la lógica acoplada al emisor hecha con FET se llama lógica acoplada a la fuente (SCFL). ^{[ 9 ]}

Una variación de ECL en la que todas las rutas de señal y las entradas de puerta son diferenciales se conoce como lógica de conmutación de corriente diferencial (DCS). ^{[ 10 ]}

La ECL fue inventada en agosto de 1956 en IBM por Hannon S. Yourke. ^{[ 12 ] [ 13 ]} Originalmente llamada lógica de dirección de corriente , se utilizó en las computadoras Stretch , IBM 7090 e IBM 7094. ^{[ 11 ]} La lógica también se denominó circuito de modo de corriente. ^{[ 14 ]} También se utilizó para fabricar los circuitos IBM Advanced Solid Logic Technology (ASLT) en la IBM 360/91. ^{[ 15 ] [ 16 ] [ 17 ]}

El interruptor de corriente de Yourke era un amplificador diferencial cuyos niveles lógicos de entrada eran diferentes de los niveles lógicos de salida. "Sin embargo, en el modo de operación de corriente, la señal de salida consiste en niveles de voltaje que varían alrededor de un nivel de referencia diferente del nivel de referencia de entrada." ^{[ 18 ]} En el diseño de Yourke, los dos niveles de referencia lógica diferían en 3  voltios. En consecuencia, se utilizaron dos versiones complementarias: una versión NPN y una versión PNP. La salida NPN podía controlar las entradas PNP, y viceversa. "Las desventajas son que se necesitan voltajes de alimentación diferentes y se requieren transistores tanto PNP como NPN." ^{[ 11 ]}

En lugar de alternar etapas NPN y PNP, otro método de acoplamiento empleó diodos Zener y resistencias para desplazar los niveles lógicos de salida para que fueran iguales a los niveles lógicos de entrada. ^{[ 19 ]}

A principios de la década de 1960, los circuitos ECL se implementaron en circuitos integrados monolíticos . Consistían en una etapa de entrada de amplificador diferencial para realizar la lógica, seguida de una etapa de seguidor de emisor para controlar las salidas y desplazar los voltajes de salida para que fueran compatibles con las entradas. Las etapas de salida del seguidor de emisor también podían utilizarse para realizar lógica OR cableada .

Motorola presentó su primera línea de circuitos integrados monolíticos digitales, MECL I, en 1962. ^{[ 20 ]} Motorola desarrolló varias series mejoradas, con MECL II en 1966, MECL III en 1968 con un tiempo de propagación de puerta de 1 nanosegundo y  velocidades de conmutación de flip-flop de 300 MHz, y la serie 10,000 (con menor consumo de energía y velocidades de flanco controladas) en 1971. ^{[ 21 ]} La familia MECL 10H se presentó en 1981. ^{[ 2 ]} Fairchild presentó la familia F100K en 1975. ^{[ 22 ] [ 23 ]}

La familia ECLinPS ("ECL en picosegundos") se introdujo en 1987. ^{[ 24 ]} ECLinPS tiene un retardo de puerta única de 500 ps y  una frecuencia de conmutación de flip-flop de 1,1 GHz. ^{[ 25 ]} Los componentes de la familia ECLinPS están disponibles en múltiples proveedores, incluyendo Arizona Microtek, Micrel (posteriormente adquirida por Microchip Technology Inc.), National Semiconductor y ON Semiconductor. ^{[ 26 ]}

El alto consumo de energía de ECL significó que se ha utilizado principalmente cuando la alta velocidad es un requisito vital. Las computadoras centrales de gama alta más antiguas, como los miembros de Enterprise System/9000 de la familia de computadoras ESA/390 de IBM , usaban ECL, ^{[ 27 ]} al igual que el Cray-1 , ^{[ 28 ]} y las computadoras centrales Amdahl de primera generación . (Las computadoras centrales IBM actuales usan CMOS . ^{[ 29 ]} ) A partir de 1975, los procesadores de mayor rendimiento de Digital Equipment Corporation se basaron en CPU ECL multichip, desde el ECL KL10 hasta el ECL VAX 8000 y finalmente el VAX 9000. Para 1991, se lanzó el CMOS NVAX , que ofrecía un rendimiento comparable al VAX 9000 a pesar de costar 1/25 de su precio y consumir considerablemente menos energía. ^{[ 30 ]} Las computadoras MIPS R6000 también usaban ECL. Algunos de estos diseños informáticos utilizaban matrices de puertas ECL .

ECL se basa en un par acoplado por emisor ( de cola larga ), sombreado en rojo en la figura de la derecha. La mitad izquierda del par (sombreada en amarillo) consta de dos transistores de entrada conectados en paralelo, T1 y T2 (se considera una puerta lógica de dos entradas a modo de ejemplo), que implementan lógica NOR. La tensión de base del transistor derecho T3 se mantiene fija mediante una fuente de tensión de referencia, sombreada en verde claro: el divisor de tensión con compensación térmica de diodos (R1, R2, D1 y D2) y, a veces, un seguidor de emisor con búfer (no se muestra en la imagen); de este modo, las tensiones de emisor se mantienen relativamente estables. Como resultado, la resistencia de emisor común R _E actúa casi como una fuente de corriente . Las tensiones de salida en las resistencias de carga del colector R _C1 y R _C3 se desplazan y se amortiguan hacia las salidas inversora y no inversora mediante los seguidores de emisor T4 y T5 (sombreados en azul). Las resistencias de emisor de salida R _E4 y R _E5 no existen en todas las versiones de ECL. En algunos casos,  las resistencias de terminación de línea de 50 Ω conectadas entre las bases de los transistores de entrada y −2  V de una puerta controlada actúan como resistencias de emisor de la puerta de control. ^{[ 31 ]}

A continuación se analiza el funcionamiento del circuito ECL, suponiendo que la tensión de entrada se aplica a la base de T1, mientras que la entrada de T2 no se utiliza o se aplica un "0" lógico.

Durante la transición , el núcleo del circuito —el par acoplado por emisor (T1 y T3)— actúa como un amplificador diferencial con entrada de un solo extremo. La fuente de corriente de cola larga (R _E ) determina la corriente total que fluye a través de las dos ramas del par. La tensión de entrada controla la corriente que fluye a través de los transistores, distribuyéndola entre las dos ramas y dirigiéndola hacia un solo lado cuando no se está cerca del punto de conmutación. La ganancia es mayor que en los estados finales (véase más abajo) y el circuito conmuta rápidamente.

A bajo voltaje de entrada (lógico "0") o a alto voltaje de entrada (lógico "1") el amplificador diferencial se sobrecarga. El transistor (T1 o T3) está en corte y el otro (T3 o T1) está en la región lineal activa actuando como una etapa de emisor común con degeneración del emisor que toma toda la corriente, privando al otro transistor en corte. El transistor activo está cargado con la resistencia de emisor relativamente alta R _E que introduce una retroalimentación negativa significativa (degeneración del emisor). Para evitar la saturación del transistor activo de modo que el tiempo de difusión que ralentiza la recuperación de la saturación no esté involucrado en el retardo lógico, ^{[ 4 ]} las resistencias del emisor y del colector se eligen de manera que a voltaje de entrada máximo quede algo de voltaje a través del transistor. La ganancia residual es baja ( K  = R _C / R _E < 1). El circuito es insensible a las variaciones del voltaje de entrada y el transistor permanece firmemente en la región lineal activa. La resistencia de entrada es alta debido a la retroalimentación negativa en serie. El transistor en corte rompe la conexión entre su entrada y salida. Como resultado, su voltaje de entrada no afecta al voltaje de salida. La resistencia de entrada vuelve a ser alta, ya que la unión base-emisor está cortada.   

Otras características destacables de la familia ECL incluyen el hecho de que el alto requerimiento de corriente es aproximadamente constante y no depende significativamente del estado del circuito. Esto significa que los circuitos ECL generan relativamente poco ruido de potencia, a diferencia de otros tipos de lógica que consumen más corriente al conmutar que en reposo. En aplicaciones criptográficas, los circuitos ECL también son menos susceptibles a ataques de canal lateral, como el análisis diferencial de potencia .

El tiempo de propagación para esta configuración puede ser inferior a un nanosegundo, incluyendo el retardo de la señal al entrar y salir del encapsulado del circuito integrado. Algún tipo de ECL siempre ha sido la familia lógica más rápida. ^{[ 32 ] [ 33 ]}

Resistencia a la radiación : Si bien los chips comerciales normales pueden soportar 100 gray (10 krad), muchos dispositivos ECL siguen funcionando después de 100 000 gray (10 Mrad). ^{[ 34 ]}

Los circuitos ECL suelen funcionar con fuentes de alimentación negativas (el extremo positivo de la fuente está conectado a tierra). ^{[ 2 ] : 5} (Otras familias lógicas conectan a tierra el extremo negativo de la fuente de alimentación). Esto se hace principalmente para minimizar la influencia de las variaciones de la fuente de alimentación en los niveles lógicos. ECL es más sensible al ruido en V _CC y es relativamente inmune al ruido en V _EE . ^{[ 35 ]} Dado que la tierra debe ser la tensión más estable en un sistema, ECL se especifica con una tierra positiva. En este sentido, cuando la tensión de alimentación varía, las caídas de tensión a través de las resistencias del colector cambian ligeramente (en el caso de una fuente de corriente constante del emisor, no cambian en absoluto). Como las resistencias del colector están firmemente "conectadas" a tierra, las tensiones de salida "se mueven" ligeramente (o no se mueven en absoluto). Si el extremo negativo de la fuente de alimentación estuviera conectado a tierra, las resistencias del colector estarían conectadas al riel positivo. ^{[ 2 ] : 5} A medida que las caídas de voltaje constante a través de las resistencias del colector cambian ligeramente (o no cambian en absoluto), los voltajes de salida siguen las variaciones del voltaje de alimentación y las dos partes del circuito actúan como desplazadores de nivel de corriente constante. En este caso, el divisor de voltaje R1-R2 compensa las variaciones de voltaje en cierta medida. La fuente de alimentación positiva tiene otra desventaja: los voltajes de salida variarán ligeramente (±0,4 V) en el fondo de alto voltaje constante (+3,9 V). Otra razón para usar una fuente de alimentación negativa es la protección de los transistores de salida de un cortocircuito accidental que se desarrolle entre la salida y tierra ^{[ 36 ]} (pero las salidas no están protegidas de un cortocircuito con el riel negativo).

El valor de la tensión de alimentación se elige de manera que circule suficiente corriente a través de los diodos de compensación D1 y D2 y que la caída de tensión en la resistencia de emisor común R _E sea adecuada.

Los circuitos ECL disponibles en el mercado generalmente operaban con niveles lógicos incompatibles con otras familias. Esto significaba que la interoperabilidad entre ECL y otras familias lógicas, como la popular familia TTL , requería circuitos de interfaz adicionales. El hecho de que los niveles lógicos alto y bajo sean relativamente cercanos implicaba que ECL presentaba márgenes de ruido reducidos, lo cual podía resultar problemático.

Al menos un fabricante, IBM , fabricó circuitos ECL para su uso en sus propios productos. Las fuentes de alimentación eran sustancialmente diferentes de las utilizadas en el mercado abierto. ^{[ 27 ]}

• Savard, John JG (2018) [2005]. "De qué están hechas las computadoras" . quadibloc . Archivado del original el 2 de julio de 2018. Recuperado el 16 de julio de 2018 .
• US 2964652 , Yourke, Hannon S., "Circuitos de conmutación de transistores", publicado el 15 de noviembre de 1956, emitido el 13 de diciembre de 1960. 
• Yourke, Hannon S. (septiembre de 1957). "Circuitos de conmutación de corriente de transistores de milimicrosegundos". IRE Transactions on Circuit Theory . 4 (3): 236– 240. doi : 10.1109/TCT.1957.1086377 .
• Mueller, Dieter (2008) [2006]. "Prueba DECL: lógica diferencial acoplada por emisor" . Archivado del original el 18 de julio de 2018. Recuperado el 18 de julio de 2018 .

• Hojas de datos de la familia lógica MECL de Motorola, 1963