Hispanopedia Wiki
En los circuitos integrados (CI), las interconexiones son estructuras que conectan eléctricamente dos o más elementos de circuito (como transistores). El diseño y la disposición de las interconexiones en un CI son vitales para su correcto funcionamiento, rendimiento, eficiencia energética, fiabilidad y rendimiento de fabricación . El material del que están hechas las interconexiones depende de muchos factores. Es necesaria la compatibilidad química y mecánica con el sustrato semiconductor y el dieléctrico entre los niveles de interconexión; de lo contrario, se necesitan capas de barrera. También se requiere idoneidad para la fabricación; algunas químicas y procesos impiden la integración de materiales y procesos unitarios en una tecnología (receta) más amplia para la fabricación de CI. En la fabricación, las interconexiones se forman durante la etapa final del proceso (BEOL) después de la fabricación de los transistores en el sustrato.
Las interconexiones se clasifican en locales o globales según la distancia de propagación de la señal que puedan soportar. El ancho y el grosor de la interconexión, así como el material del que está hecha, son factores importantes que determinan la distancia de propagación de una señal. Las interconexiones locales conectan elementos de circuito muy próximos entre sí, como transistores separados por otros diez transistores dispuestos de forma contigua. Las interconexiones globales pueden transmitir a mayor distancia, por ejemplo, a través de subcircuitos de gran superficie. Por consiguiente, las interconexiones locales pueden estar formadas por materiales con una resistividad eléctrica relativamente alta , como el silicio policristalino (a veces silicificado para ampliar su rango) o el tungsteno . Para ampliar la distancia que puede alcanzar una interconexión, se pueden insertar diversos circuitos, como búferes o restauradores, en diferentes puntos a lo largo de una interconexión larga.
Propiedades de interconexión
Las propiedades geométricas de una interconexión son el ancho, el grosor, el espaciado (la distancia entre una interconexión y otra del mismo nivel), el paso (la suma del ancho y el espaciado) y la relación de aspecto (RA) (el grosor dividido por el ancho). El ancho, el espaciado, la RA y, en última instancia, el paso, están limitados en sus valores mínimos y máximos por reglas de diseño que garantizan que la interconexión (y, por lo tanto, el circuito integrado) pueda fabricarse con la tecnología seleccionada con un rendimiento razonable. El ancho está limitado para garantizar que las interconexiones de ancho mínimo no sufran roturas y que las interconexiones de ancho máximo puedan planarizarse mediante pulido químico-mecánico (CMP). El espaciado está limitado para garantizar que las interconexiones adyacentes puedan fabricarse sin puentes de material conductor. El grosor está determinado únicamente por la tecnología, y la relación de aspecto, por el ancho elegido y el grosor establecido. En tecnologías que admiten múltiples niveles de interconexiones, cada grupo de niveles contiguos, o cada nivel, tiene su propio conjunto de reglas de diseño.
Antes de la introducción del CMP para la planarización de las capas de circuitos integrados, las interconexiones tenían reglas de diseño que especificaban anchos y espacios mínimos mayores que los de la capa inferior para garantizar que la topología irregular de la capa subyacente no provocara roturas en la interconexión formada en la capa superior. La introducción del CMP ha posibilitado geometrías más finas.
La relación de aspecto (RA) es un factor importante. En las tecnologías que forman estructuras de interconexión mediante procesos convencionales, la RA se limita para garantizar que el grabado que crea la interconexión y la deposición dieléctrica que rellena los huecos entre las interconexiones se realicen correctamente. En aquellas que forman estructuras de interconexión mediante procesos de damasceno, la RA debe permitir un grabado exitoso de las zanjas, la deposición del metal de barrera (si es necesario) y del material de interconexión.
La disposición de las interconexiones se ve aún más limitada por las reglas de diseño que se aplican a los conjuntos de interconexiones. Para un área determinada, las tecnologías que dependen del pulido químico-mecánico (CMP) tienen reglas de densidad para asegurar que todo el circuito integrado tenga una variación aceptable en la densidad de interconexión. Esto se debe a que la velocidad a la que el CMP elimina material depende de las propiedades del material, y grandes variaciones en la densidad de interconexión pueden generar grandes áreas dieléctricas que pueden hundirse, lo que resulta en una planaridad deficiente. Para mantener una densidad aceptable, se insertan interconexiones ficticias (o cables ficticios ) en regiones con densidad de interconexión sobrante.
Históricamente, las interconexiones se enrutaban en línea recta y podían cambiar de dirección mediante secciones alineadas a 45° de la dirección de recorrido. A medida que las geometrías de las estructuras de los circuitos integrados se hicieron más pequeñas, para obtener rendimientos aceptables, se impusieron restricciones en la dirección de las interconexiones. Inicialmente, solo las interconexiones globales estaban sujetas a restricciones; se hacían correr en línea recta alineadas de este a oeste o de norte a sur. Para facilitar el enrutamiento, los niveles alternos de interconexión corrían en la misma alineación, de modo que los cambios de dirección se lograban conectándose a un nivel inferior o superior de interconexión a través de una vía. Las interconexiones locales, especialmente el nivel más bajo (generalmente de polisilicio), podían adoptar una combinación más arbitraria de opciones de enrutamiento para lograr una mayor densidad de empaquetamiento.
Materiales
En los circuitos integrados de silicio , el semiconductor más utilizado, las primeras interconexiones se fabricaron con aluminio. El aluminio era un material ideal para las interconexiones debido a su facilidad de deposición y buena adherencia al silicio y al dióxido de silicio. Las interconexiones de Al se depositan mediante deposición física de vapor o deposición química de vapor . Originalmente, se les daba forma mediante grabado húmedo y, posteriormente, mediante diversas técnicas de grabado en seco .
Inicialmente se utilizaba aluminio puro, pero en la década de 1970, la compatibilidad con el sustrato, los picos de tensión en las uniones y los problemas de fiabilidad (principalmente relacionados con la electromigración ) obligaron al uso de aleaciones de aluminio que contenían silicio, cobre o ambos. A finales de la década de 1990, la alta resistividad del aluminio, junto con el reducido ancho de las estructuras de interconexión debido a la continua miniaturización de los componentes , dio como resultado una resistencia excesivamente alta en dichas estructuras. Esto obligó a sustituir el aluminio por interconexiones de cobre .
En los circuitos integrados de arseniuro de galio (GaAs), que se han utilizado principalmente en ámbitos de aplicación (por ejemplo, circuitos integrados monolíticos de microondas ) diferentes a los del silicio, el material predominante utilizado para las interconexiones es el oro .
mejoras de rendimiento
Para reducir la penalización de retardo causada por la capacitancia parásita , el material dieléctrico utilizado para aislar las interconexiones adyacentes y las interconexiones en diferentes niveles (el dieléctrico entre niveles [ILD]) debe tener una constante dieléctrica lo más cercana posible a 1. Una clase de estos materiales, los dieléctricos de baja κ , se introdujeron a finales de la década de 1990 y principios de la de 2000 con este propósito. A partir de enero de 2019, los materiales más avanzados reducen la constante dieléctrica a niveles muy bajos mediante estructuras altamente porosas o mediante la creación de importantes bolsas de aire o vacío (dieléctrico de espacio de aire). Estos materiales suelen tener baja resistencia mecánica y, como resultado, se limitan al nivel o niveles más bajos de interconexión. La alta densidad de interconexiones en los niveles inferiores, junto con el espaciado mínimo, ayuda a soportar las capas superiores. Intel introdujo el dieléctrico de espacio de aire en su tecnología de 14 nm en 2014.
Interconexiones multinivel
Los circuitos integrados con circuitos complejos requieren múltiples niveles de interconexión para formar circuitos con un área mínima. A partir de 2018, los circuitos integrados más complejos pueden tener más de 15 capas de interconexión. Cada nivel de interconexión está separado de los demás por una capa dieléctrica. Para realizar conexiones verticales entre interconexiones en diferentes niveles, se utilizan vías . Las capas superiores de un chip tienen las capas metálicas más gruesas, anchas y separadas, lo que hace que los cables en esas capas tengan la menor resistencia y la menor constante de tiempo RC , por lo que se utilizan para redes de distribución de energía y reloj . Las capas metálicas inferiores del chip, más cercanas a los transistores, tienen cables delgados, estrechos y muy juntos, utilizados solo para interconexión local. Agregar capas puede mejorar potencialmente el rendimiento, pero también reduce el rendimiento y aumenta los costos de fabricación. [ 1 ] Los circuitos integrados con una sola capa metálica suelen usar la capa de polisilicio para "saltar" cuando una señal necesita cruzar otra señal.
El proceso utilizado para fabricar los condensadores DRAM crea una superficie rugosa e irregular, lo que dificulta la adición de capas de interconexión metálicas y, al mismo tiempo, mantener un buen rendimiento.
En 1998, los procesos DRAM de última generación tenían cuatro capas de metal, mientras que los procesos lógicos de última generación tenían siete capas de metal. [ 2 ]
En 2002, era común el uso de cinco o seis capas de interconexión metálica. [ 3 ]
En 2009, la DRAM de 1 Gbit normalmente tenía tres capas de interconexión metálica; tungsteno para la primera capa y aluminio para las capas superiores. [ 4 ] [ 5 ]
Véase también
Referencias
- ↑ DeMone, Paul (2004). "La increíble CPU que se encoge" .
- ↑ 1998. Kim, Yong-Bin; Chen, Tom W. (15 de mayo de 1996). Evaluación de la tecnología combinada DRAM/lógica . Simposio Internacional IEEE de 1996 sobre Circuitos y Sistemas. Circuitos y Sistemas que conectan el mundo. Atlanta, EE. UU. pp. 133–36 . doi : 10.1109/ISCAS.1996.541917 .
- ↑ Rencz, M. (2002). "Introducción a la tecnología de circuitos integrados" (PDF) . Archivado del original (PDF) el 26 de abril de 2012.
- ↑ Jacob, Bruce; Ng, Spencer; Wang, David (2007). «Sección 8.10.2: Comparación del proceso optimizado para DRAM frente a un proceso optimizado para lógica» . Sistemas de memoria: caché, DRAM, disco . Morgan Kaufmann. pág. 376. ISBN 9781558601369.
- ↑ Choi, Young (2009). "Comienza la batalla en el ámbito de la DRAM de 50 nm" . Archivado del original el 6 de abril de 2012. Consultado el 8 de enero de 2019 .
- Harris, David Money; Weste, Neil (2011). Diseño VLSI CMOS: Una perspectiva de circuitos y sistemas (4.ª ed.). Addison Wesley. ISBN 9780321547743.
- Shwartz, Geraldine Cogin (2006). Shwartz, Geraldine C.; Srikrishnan, Kris V. (eds.). Manual de tecnología de interconexión de semiconductores (2.ª ed.). CRC Press. ISBN 9781420017656.
- circuitos integrados
