M·CORE

M·CORE es una arquitectura de microcontrolador de bajo consumo basada en RISC desarrollada por Motorola (posteriormente Freescale , ahora parte de NXP ), destinada a su uso en sistemas embebidos . Introducida a finales de 1997, la arquitectura combina una ruta de datos interna de 32 bits con instrucciones de 16 bits ^{[ 1 ]} e incluye una segmentación de instrucciones de cuatro etapas . Las implementaciones iniciales utilizaban un proceso de 360 ​​nm y funcionaban a 50 MHz. 

Los procesadores M·CORE ^{[ 2 ]} emplean una arquitectura von Neumann con bus de programa y datos compartidos; es posible ejecutar instrucciones desde la memoria de datos. Los ingenieros de Motorola diseñaron M·CORE para tener un bajo consumo de energía y una alta densidad de código . ^{[ 3 ]}