MCST-R500S

El MCST R500S ( en ruso : МЦСТ R500S ) es un sistema en un chip de 32 bits , desarrollado por el Centro de Tecnologías SPARC de Moscú (MCST) y fabricado por TSMC .

• Implementa la arquitectura del conjunto de instrucciones (ISA) SPARC V8 .
• doble núcleo
• Los dos núcleos pueden funcionar de forma redundante para aumentar la fiabilidad del sistema.
• Especificaciones principales:
  • en orden, número único
  • Pipeline de enteros de 5 etapas
  • Pipeline de punto flotante de 7 etapas
  • Caché de instrucciones L1 de 16 KB
  • Caché de datos L1 de 32 KB
• caché L2 compartida de 512 KB
• controladores integrados:
  • memoria
  • PCI
  • RDMA (para conectarse con otros MCST R500S)
  • MSI ( Mbus y SBus )
  • EBus
  • PS/2
  • Ethernet 100
  • SCSI-2
  • RS-232
• Frecuencia de reloj de 500  MHz
• proceso de 130 nm
• tamaño de la matriz 100  mm ²
• ~45 millones de transistores
• Consumo de energía: 5 W

• "https://web.archive.org/web/20151101211823/http://www.mcst.ru/b_18-19.shtml" (En ruso)