Tecnología MOS 8502

La memoria de acceso aleatorio (RAM) común de la época del Commodore C64 permitía accesos a 2  MHz. Si la CPU y el chip de visualización compartían la misma memoria para comunicarse, lo cual era la solución común en la época en que la RAM era cara, normalmente se requería que la CPU y el chip de visualización arbitraran el acceso al bus para que solo uno de ellos lo utilizara a la vez, generalmente haciendo que uno de ellos pausara al otro. Suponiendo que ambos chips requieren un acceso aproximadamente igual, esto significa que los chips se pausan la mitad del tiempo, funcionando cada uno efectivamente a 1  MHz. ^{[ a ]}

La familia 6502 tenía una característica que facilitaba el diseño de dichos sistemas. El 6502 utilizaba un reloj de dos fases para controlar su circuito interno, pero solo accedía a la memoria durante una de las dos fases. Esto significaba que el chip de visualización podía acceder a la memoria durante fases alternas del reloj sin tener que pausar la CPU. La principal ventaja de este estilo de acceso es que los dos chips no tienen que comunicarse para pausarse mutuamente; simplemente observan la señal de reloj ya existente en los pines del 6502. En el C64 original, este truco de temporización se utilizó para permitir que el VIC-II intercalara su acceso a la memoria principal con el del 6510. ^{[ b ]}

El 8502 es principalmente una adaptación del 6502 original, fabricado con el proceso HMOS-II de Intel , introducido en 1979 y disponible para terceros. Este proceso utilizaba componentes de menor tamaño, lo que permitía producir el mismo chip en un área reducida y, por lo tanto, a un menor costo (no solo por el menor consumo de material, sino también por un mayor rendimiento ). Gracias a su menor tamaño, el chip también requería menos energía para funcionar y disipaba menos calor. Esto lo hacía útil en ciertas aplicaciones donde el 6502 original podría no ser adecuado.

El 6502 original se presentó en tres versiones: A, B y C, que se diferenciaban por su velocidad máxima de 1, 2 o 4  MHz, respectivamente. No existía ninguna diferencia física entre estos diseños; si un chip funcionaba correctamente a 2  MHz en las pruebas, se le asignaba la etiqueta B, y en caso contrario, la A. Con la transición al proceso HMOS, la mayoría de los 8502 pudieron funcionar a 2  MHz, el equivalente al 6502B.

Cambiar la velocidad de un procesador basado en el 6502 es tan sencillo como modificar la señal de reloj de entrada, lo que permitía al 8502 alternar fácilmente entre 2  MHz y 1 MHz (como en el 6510)  . Al funcionar al doble de velocidad, el VIC no dispone de tiempo suficiente para acceder a la memoria durante los semiciclos libres. Por este motivo, el 8502 solo podía funcionar al doble de velocidad de forma continua cuando se utilizaba con el VDC de 80 columnas del C128, que disponía de memoria independiente para la pantalla, a la que la CPU no accedía directamente.

Al usar el modo de visualización VIC, los dos chips compartían el acceso, como ocurría en el C64, lo que obligaba a la CPU a volver a su  velocidad normal de aproximadamente 1 MHz. Los programas podían desactivar la pantalla durante los cálculos que exigían un uso intensivo de la CPU para que esta pudiera funcionar a mayor velocidad. También era posible obtener una mejora de velocidad menor, de alrededor del 35 %, manteniendo activa la visualización VIC, al configurar la CPU a 2  MHz solo mientras la VIC dibujaba el borde vacío en la parte superior e inferior de la pantalla, ya que la VIC no accedía a la RAM durante ese tiempo.

La distribución de pines es ligeramente diferente a la del 6510. El 8502 tiene un pin de E/S adicional (el puerto de E/S integrado, asignado a las direcciones 0 y 1, se amplía de 6 a 7 bits) y carece del pin ϕ2 que tenía el 6510. La familia 8502 también incluye los chips MOS 7501, 8500 y 8501.