Hispanopedia Wiki
Articulo de referencia

Dispositivo multigate

Un MOSFET de doble puerta y su símbolo esquemático Un dispositivo multigate , MOSFET multigate o transistor de efecto de campo multigate ( MuGFET ) se refiere a un transistor de...

Hispanopedia WikiContenido en espanolLectura gratuita
Un MOSFET de doble puerta y su símbolo esquemático

Un dispositivo multigate , MOSFET multigate o transistor de efecto de campo multigate ( MuGFET ) se refiere a un transistor de efecto de campo de metal-óxido-semiconductor (MOSFET) que tiene más de una puerta en un solo transistor. Las múltiples puertas pueden controlarse mediante un único electrodo de puerta, donde las múltiples superficies de puerta actúan eléctricamente como una sola puerta, o mediante electrodos de puerta independientes. Un dispositivo multigate que emplea electrodos de puerta independientes a veces se denomina transistor de efecto de campo de múltiples puertas independientes ( MIGFET ). Los dispositivos multigate más utilizados son el FinFET (transistor de efecto de campo de aleta) y el GAAFET (transistor de efecto de campo de puerta envolvente), que son transistores no planares o transistores 3D .

Los transistores multigates son una de las diversas estrategias que están desarrollando los fabricantes de semiconductores MOS para crear microprocesadores y celdas de memoria cada vez más pequeños , conocidos coloquialmente como extender la ley de Moore (en su versión estrecha y específica sobre la escala de densidad, excluyendo su descuidada confusión histórica con la escala de Dennard ). [ 1 ] El Laboratorio Electrotécnico , Toshiba , Grenoble INP , Hitachi , IBM , TSMC , UC Berkeley , Infineon Technologies , Intel , AMD , Samsung Electronics , KAIST , Freescale Semiconductor y otros han informado sobre esfuerzos de desarrollo en transistores multigates, y el ITRS predijo correctamente que tales dispositivos serán la piedra angular de las tecnologías sub-32 nm . [ 2 ] El principal obstáculo para la implementación generalizada es la fabricabilidad, ya que tanto los diseños planares como los no planares presentan desafíos significativos, especialmente con respecto a la litografía y el patrón. Otras estrategias complementarias para la miniaturización de dispositivos incluyen la ingeniería de tensión del canal , las tecnologías basadas en silicio sobre aislante y los materiales de puerta de metal/ alta constante dieléctrica (high-κ) . 

Los MOSFET de doble puerta se utilizan comúnmente en mezcladores de muy alta frecuencia (VHF) y en amplificadores frontales VHF sensibles. Están disponibles en fabricantes como Motorola , NXP Semiconductors y Hitachi . [ 3 ] [ 4 ] [ 5 ]

Tipos

Varios modelos multigates

En la literatura se pueden encontrar docenas de variantes de transistores multigates. En general, estas variantes se pueden diferenciar y clasificar en función de su arquitectura (diseño planar frente a no planar) y del número de canales/puertas (2, 3 o 4).

MOSFET de doble puerta planar (DGMOS)

Un MOSFET de doble puerta planar (DGMOS) emplea procesos de fabricación planares convencionales (capa por capa) para crear dispositivos MOSFET de doble puerta (transistor de efecto de campo de metal-óxido-semiconductor), evitando los requisitos de litografía más estrictos asociados con las estructuras de transistores verticales no planares. En los transistores de doble puerta planares, el canal drenador-fuente se encuentra intercalado entre dos pilas de puerta/óxido de puerta fabricadas independientemente. El principal desafío en la fabricación de dichas estructuras es lograr una autoalineación satisfactoria entre las puertas superior e inferior. [ 6 ]

FlexFET

FlexFET es un transistor planar de doble puerta independiente con una puerta superior MOSFET de metal damasceno y una puerta inferior JFET implantada que se autoalinean en una trinchera de puerta. Este dispositivo es altamente escalable debido a su longitud de canal sublitográfica; extensiones de fuente y drenaje ultradelgadas no implantadas; regiones de fuente y drenaje elevadas no epitaxiales; y flujo de puerta al final. FlexFET es un verdadero transistor de doble puerta en que (1) tanto la puerta superior como la inferior proporcionan operación de transistor, y (2) la operación de las puertas está acoplada de tal manera que la operación de la puerta superior afecta la operación de la puerta inferior y viceversa. [ 7 ] FlexFET fue desarrollado y es fabricado por American Semiconductor, Inc.

FinFET

Un dispositivo FinFET de doble puerta
Un MOSFET FinFET SOI
La NVIDIA GTX 1070 de 2016, que utiliza un chip Pascal  basado en FinFET de 16 nm fabricado por TSMC.

El FinFET (transistor de efecto de campo de aleta) es un tipo de transistor no planar o transistor "3D" (que no debe confundirse con los microchips 3D ). [ 8 ] El FinFET es una variación de los MOSFET tradicionales que se distingue por la presencia de un delgado canal de inversión de silicio en forma de "aleta" sobre el sustrato, lo que permite que la compuerta haga dos puntos de contacto: los lados izquierdo y derecho de la aleta. El grosor de la aleta (medido en la dirección de la fuente al drenador) determina la longitud efectiva del canal del dispositivo. La estructura de compuerta envolvente proporciona un mejor control eléctrico sobre el canal y, por lo tanto, ayuda a reducir la corriente de fuga y a superar otros efectos de canal corto .

El primer tipo de transistor FinFET se denominó transistor de canal delgado agotado o transistor "DELTA", que fue fabricado por primera vez por Digh Hisamoto, Toru Kaga, Yoshifumi Kawamoto y Eiji Takeda del Laboratorio Central de Investigación de Hitachi en 1989. [ 9 ] [ 10 ] [ 11 ] A finales de la década de 1990, Digh Hisamoto comenzó a colaborar con un equipo internacional de investigadores para seguir desarrollando la tecnología DELTA, incluidos Chenming Hu de TSMC y un equipo de investigación de UC Berkeley que incluía a Tsu-Jae King Liu , Jeffrey Bokor , Xuejue Huang, Leland Chang, Nick Lindert, S. Ahmed, Cyrus Tabery, Yang-Kyu Choi, Pushkar Ranade, Sriram Balasubramanian, A. Agarwal y M. Ameen. En 1998, el equipo desarrolló los primeros FinFET de canal N y fabricó con éxito dispositivos hasta un proceso de 17 nm . Al año siguiente, desarrollaron los primeros FinFET de canal P. [ 12 ] Acuñaron el término "FinFET" (transistor de efecto de campo de aleta) en un artículo de diciembre de 2000. [ 13 ] 

En el uso actual, el término FinFET tiene una definición menos precisa. Entre los fabricantes de microprocesadores , AMD , IBM y Freescale describen sus esfuerzos de desarrollo de doble puerta como desarrollo FinFET [ 14 ] , mientras que Intel evita usar el término cuando describe su arquitectura de triple puerta estrechamente relacionada. [ 15 ] En la literatura técnica, FinFET se usa de forma algo genérica para describir cualquier arquitectura de transistor multipuerta basada en aletas, independientemente del número de puertas. Es común que un solo transistor FinFET contenga varias aletas, dispuestas una al lado de la otra y todas cubiertas por la misma puerta, que actúan eléctricamente como una sola, para aumentar la fuerza de conducción y el rendimiento. [ 16 ] La puerta también puede cubrir la totalidad de la(s) aleta(s).

En diciembre de 2002, TSMC (Taiwan Semiconductor Manufacturing Company) presentó un  transistor de 25 nm que funcionaba con tan solo 0,7 voltios . El diseño "Omega FinFET" recibe su nombre por la similitud entre la letra griega omega (Ω) y la forma en que la compuerta envuelve la estructura de fuente/drenaje. Presenta un retardo de compuerta de tan solo 0,39 picosegundos (ps) para el transistor de tipo N y de 0,88 ps para el de tipo P.   

En 2004, Samsung Electronics demostró un diseño de "Bulk FinFET", que hizo posible la producción en masa de dispositivos FinFET. Demostraron memoria de acceso aleatorio dinámico ( DRAM ) fabricada con un proceso Bulk FinFET de 90  nm . [ 12 ] En 2006, un equipo de investigadores coreanos del Instituto Avanzado de Ciencia y Tecnología de Corea (KAIST) y el Centro Nacional de Nanofabricación desarrolló un transistor de 3 nm , el dispositivo nanoelectrónico más pequeño del mundo , basado en la tecnología FinFET. [ 17 ] [ 18 ] En 2011, los investigadores de la Universidad de Rice, Masoud Rostami y Kartik Mohanram, demostraron que los FINFET pueden tener dos compuertas eléctricamente independientes, lo que brinda a los diseñadores de circuitos más flexibilidad para diseñar con compuertas eficientes y de bajo consumo. [ 19 ]

En 2012, Intel comenzó a utilizar FinFETs para sus futuros dispositivos comerciales. Las filtraciones sugieren que el FinFET de Intel tiene una forma inusual de triángulo en lugar de rectángulo, y se especula que esto podría deberse a que un triángulo tiene mayor resistencia estructural y se puede fabricar de forma más fiable, o a que un prisma triangular tiene una mayor relación área-volumen que un prisma rectangular, lo que aumenta el rendimiento de conmutación. [ 20 ]

En septiembre de 2012, GlobalFoundries anunció planes para ofrecer una tecnología de proceso de 14 nanómetros con transistores tridimensionales FinFET en 2014. [ 21 ] Al mes siguiente, la empresa rival TSMC anunció que comenzaría antes o "se arriesgaría" a producir  FinFET de 16 nm en noviembre de 2013. [ 22 ]

En marzo de 2014, TSMC anunció que está cerca de implementar varios procesos de fabricación de obleas de chips FinFET de 16 nm : [ 23 ]

  •  FinFET de 16 nm (cuarto trimestre de 2014),
  •  FinFET+ de 16 nm ( aprox. cuarto trimestre de 2014),
  • Tecnología FinFET "Turbo" de 16  nm (estimada para 2015-2016).

AMD lanzó GPUs que utilizan su arquitectura de chip Polaris y están fabricadas con  tecnología FinFET de 14 nm en junio de 2016. [ 24 ] La compañía ha intentado producir un diseño que proporcione un "salto generacional en eficiencia energética" al tiempo que ofrece velocidades de fotogramas estables para gráficos, juegos, realidad virtual y aplicaciones multimedia. [ 25 ]

En marzo de 2017, Samsung y eSilicon anunciaron el tapeout para la producción de un  ASIC FinFET de 14 nm en un paquete 2.5D. [ 26 ] [ 27 ]

Transistor de triple puerta

Un transistor de triple puerta , también conocido como transistor de triple compuerta, es un tipo de MOSFET con una compuerta en tres de sus lados. [ 28 ] Un transistor de triple puerta fue demostrado por primera vez en 1987 por un equipo de investigación de Toshiba que incluía a K. Hieda, Fumio Horiguchi y H. Watanabe. Se dieron cuenta de que el cuerpo completamente agotado (FD) de un transistor estrecho basado en Si masivo ayudaba a mejorar la conmutación debido a un efecto de polarización de cuerpo reducido. [ 29 ] [ 30 ] En 1992, el investigador de IBM Hon-Sum Wong demostró un MOSFET de triple puerta . [ 31 ]

Intel anunció esta tecnología en septiembre de 2002. [ 32 ] Intel anunció los "transistores de triple puerta" que maximizan el "rendimiento de conmutación del transistor y disminuyen las fugas de energía". Un año después, en septiembre de 2003, AMD anunció que estaba trabajando en una tecnología similar en la Conferencia Internacional sobre Dispositivos y Materiales de Estado Sólido. [ 33 ] [ 34 ] No se hicieron más anuncios sobre esta tecnología hasta el anuncio de Intel en mayo de 2011, aunque se afirmó en el IDF 2011 que habían demostrado un chip SRAM funcional basado en esta tecnología en el IDF 2009. [ 35 ]

El 23 de abril de 2012, Intel lanzó una nueva línea de CPU, denominada Ivy Bridge , que incorpora transistores tri-gate. [ 36 ] [ 37 ] Intel ha estado trabajando en su arquitectura tri-gate desde 2002, pero tardó hasta 2011 en resolver los problemas de producción en masa. El nuevo estilo de transistor se describió el 4 de mayo de 2011 en San Francisco. [ 38 ] Se anunció que se esperaba que las fábricas de Intel realizaran mejoras durante 2011 y 2012 para poder fabricar las CPU Ivy Bridge. [ 39 ] Se anunció que los nuevos transistores también se utilizarían en los chips Atom de Intel para dispositivos de bajo consumo. [ 38 ]

Intel utilizó la fabricación de triple puerta para la arquitectura de transistores no planares empleada en los procesadores Ivy Bridge , Haswell y Skylake . Estos transistores emplean una puerta única apilada sobre dos puertas verticales (una puerta única que envuelve tres lados del canal), lo que permite que la superficie para el paso de los electrones sea prácticamente tres veces mayor. Intel informa que sus transistores de triple puerta reducen las fugas y consumen mucha menos energía que los transistores anteriores. Esto permite una velocidad hasta un 37 % mayor o un consumo de energía inferior al 50 % del tipo de transistores anterior utilizado por Intel. [ 40 ] [ 41 ]

Intel explica: "El control adicional permite que fluya la mayor cantidad de corriente posible del transistor cuando este se encuentra en estado 'encendido' (para mejorar el rendimiento) y lo más cerca posible de cero cuando se encuentra en estado 'apagado' (para minimizar el consumo de energía), y permite que el transistor cambie muy rápidamente entre los dos estados (nuevamente, para mejorar el rendimiento)". [ 42 ] Intel ha declarado que todos los productos posteriores a Sandy Bridge se basarán en este diseño.

El término tri-gate se utiliza a veces de forma genérica para denotar cualquier FET multigate con tres compuertas o canales efectivos. [ 43 ]

Transistor FET de compuerta envolvente (GAAFET)

Los transistores FET de compuerta envolvente ( GAAFET ) son los sucesores de los FinFET, ya que pueden funcionar con tamaños inferiores a 7  nm. IBM los utilizó para demostrar la tecnología de proceso de 5 nm .

GAAFET, también conocido como transistor de compuerta envolvente (SGT), [ 44 ] [ 45 ] es similar en concepto a un FinFET excepto que el material de la compuerta rodea la región del canal por todos lados. Dependiendo del diseño, los FET de compuerta envolvente pueden tener dos o cuatro compuertas efectivas. Los FET de compuerta envolvente se han caracterizado con éxito tanto teórica como experimentalmente. [ 46 ] [ 47 ] También se han grabado con éxito en nanocables de InGaAs , que tienen una movilidad electrónica mayor que el silicio. [ 48 ]

Un MOSFET de compuerta envolvente (GAA) fue demostrado por primera vez en 1988 por un equipo de investigación de Toshiba que incluía a Fujio Masuoka , Hiroshi Takato y Kazumasa Sunouchi, quienes demostraron un GAAFET de nanocable vertical que llamaron "transistor de compuerta envolvente" (SGT). [ 49 ] [ 50 ] [ 45 ] Masuoka, más conocido como el inventor de la memoria flash , más tarde dejó Toshiba y fundó Unisantis Electronics en 2004 para investigar la tecnología de compuerta envolvente junto con la Universidad de Tohoku . [ 51 ] En 2006, un equipo de investigadores coreanos del Instituto Avanzado de Ciencia y Tecnología de Corea (KAIST) y el Centro Nacional de Nanofabricación desarrolló un transistor de 3 nm , el dispositivo nanoelectrónico más pequeño del mundo , basado en la tecnología FinFET de compuerta envolvente (GAA). [ 52 ] [ 18 ] Los transistores GAAFET pueden utilizar materiales de compuerta de alto k/metal. Se han desarrollado GAAFETs con hasta 7 nanohojas, lo que permite un mejor rendimiento y/o una reducción del tamaño del dispositivo. El ancho de las nanohojas en los GAAFETs es controlable, lo que facilita el ajuste de las características del dispositivo. [ 53 ]

A partir de 2020, Samsung e Intel han anunciado planes para producir en masa transistores GAAFET (específicamente transistores MBCFET) mientras que TSMC ha anunciado que continuará utilizando FinFET en su  nodo de 3 nm, [ 54 ] a pesar de que TSMC está desarrollando transistores GAAFET. [ 55 ]

Transistor de efecto de campo (FET) de canal multipuente (MBC).

Un FET de canal de puente múltiple (MBCFET) es similar a un GAAFET, excepto por el uso de nanohojas en lugar de nanocables. [ 56 ] MBCFET es una marca denominativa (marca registrada) registrada en los EE. UU. por Samsung Electronics. [ 57 ] Samsung planea producir en masa transistores MBCFET en el nodo de 3 nm para sus clientes de fundición. [ 58 ] Intel también está desarrollando RibbonFET, una variación de los transistores MBCFET de "nanorillas". [ 59 ] [ 60 ] A diferencia de los FinFET, tanto el ancho como el número de las hojas se pueden variar para ajustar la fuerza de conducción o la cantidad de corriente que el transistor puede conducir a un voltaje dado. Las hojas a menudo varían de 8 a 50 nanómetros de ancho. El ancho de las nanohojas se conoce como Weff, o ancho efectivo. [ 61 ] [ 62 ]

Necesidad de la industria

Los transistores planares han sido el núcleo de los circuitos integrados durante varias décadas, durante las cuales el tamaño de los transistores individuales ha disminuido constantemente. A medida que el tamaño disminuye, los transistores planares sufren cada vez más el indeseable efecto de canal corto, especialmente la corriente de fuga en estado apagado, que aumenta la potencia en reposo requerida por el dispositivo. [ 63 ]

En un dispositivo multigates, el canal está rodeado por varias compuertas en múltiples superficies. Esto proporciona un mejor control eléctrico sobre el canal, lo que permite una supresión más eficaz de la corriente de fuga en estado apagado. Las múltiples compuertas también permiten una mayor corriente en estado encendido, también conocida como corriente de conducción. Los transistores multigates también ofrecen un mejor rendimiento analógico debido a una mayor ganancia intrínseca y una menor modulación de la longitud del canal. [ 64 ] Estas ventajas se traducen en un menor consumo de energía y un mejor rendimiento del dispositivo. Los dispositivos no planares también son más compactos que los transistores planares convencionales, lo que permite una mayor densidad de transistores y, por consiguiente, un menor tamaño general de la microelectrónica.

Desafíos de la integración

Los principales desafíos para integrar dispositivos multigates no planares en los procesos de fabricación de semiconductores convencionales incluyen:

  • Fabricación de una fina "aleta" de silicio de decenas de nanómetros de ancho.
  • Fabricación de compuertas coincidentes en múltiples lados de la aleta.

Modelado compacto

Diferentes estructuras FinFET, que pueden ser modeladas por BSIM-CMG

BSIMCMG106.0.0, [ 65 ] publicado oficialmente el 1 de marzo de 2012 por el Grupo BSIM de UC Berkeley , es el primer modelo estándar para FinFETs. BSIM-CMG está implementado en Verilog-A . Se derivan formulaciones físicas basadas en el potencial de superficie para modelos intrínsecos y extrínsecos con dopaje de cuerpo finito. Los potenciales de superficie en los extremos de fuente y drenaje se resuelven analíticamente con poli-agotamiento y efectos cuánticos. El efecto del dopaje de cuerpo finito se captura mediante un enfoque de perturbación. La solución analítica del potencial de superficie concuerda estrechamente con los resultados de la simulación del dispositivo 2D. Si la concentración de dopaje del canal es lo suficientemente baja como para ser despreciada, la eficiencia computacional puede mejorarse aún más estableciendo una bandera específica (COREMOD = 1).

Este modelo reproduce todo el comportamiento importante de los transistores multigates (MG). La inversión de volumen se incluye en la solución de la ecuación de Poisson , por lo que la formulación I-V subsiguiente captura automáticamente el efecto de inversión de volumen. El análisis del potencial electrostático en el cuerpo de los MOSFET MG proporcionó una ecuación modelo para los efectos de canal corto (SCE). El control electrostático adicional de las compuertas de los extremos (compuertas superior e inferior) (compuerta triple o cuádruple) también se incluye en el modelo de canal corto.

Véase también

Referencias

  1. ↑ Risch, L. "Llevando CMOS más allá de la hoja de ruta", Actas de ESSCIRC, 2005, pág. 63.
  2. ↑ Tabla39b Archivada el 27 de septiembre de 2007 en Wayback Machine
  3. ↑ "Hoja de datos del Motorola 3N201 - Datasheetspdf.com" . Datasheetpdf.com . Consultado el 8 de enero de 2023 .
  4. ↑ "Hoja de datos 3SK45 - Alldatasheet.com" (PDF) . Consultado el 08/01/2023 .
  5. ↑ "Hoja de datos BF1217WR" (PDF) . Consultado el 08/01/2023 .
  6. ↑ Wong, HS.; Chan, K.; Taur, Y. (10 de diciembre de 1997). "MOSFET de doble puerta autoalineado (superior e inferior) con un canal de silicio de 25 nm de espesor". Reunión Internacional de Dispositivos Electrónicos. IEDM Technical Digest . págs. 427–430 . doi : 10.1109/IEDM.1997.650416 . ISBN  978-0-7803-4100-5ISSN 0163-1918 . S2CID 20947344 .​  
  7. ↑ Wilson, D.; Hayhurst, R.; Oblea, A.; Parke, S.; Hackler, D. "Flexfet: Transistor SOI de doble puerta independiente con Vt variable y operación a 0,5 V que logra una pendiente subumbral casi ideal" Conferencia SOI, IEEE International 2007
  8. ↑ "¿Qué es Finfet?" . Computer Hope . 26 de abril de 2017 . Consultado el 4 de julio de 2019 .
  9. ↑ "Ganadores del premio IEEE Andrew S. Grove" . Premio IEEE Andrew S. Grove . Instituto de Ingenieros Eléctricos y Electrónicos . Archivado del original el 9 de septiembre de 2018. Consultado el 4 de julio de 2019 .
  10. ↑ Colinge, JP (2008). FinFETs y otros transistores multigates . Springer Science & Business Media. págs. 11 y 39. ISBN  978-0-387-71751-7.
  11. ↑ Hisamoto, D.; Kaga, T.; Kawamoto, Y.; Takeda, E. (diciembre de 1989). "Un transistor de canal delgado totalmente agotado (DELTA): un nuevo MOSFET SOI vertical ultrafino". Reunión del Resumen Técnico Internacional sobre Dispositivos Electrónicos . págs. 833–836 . doi : 10.1109/IEDM.1989.74182 . S2CID 114072236 .  
  12. 1 2 Tsu-Jae King, Liu (11 de junio de 2012). "FinFET: Historia, fundamentos y futuro" . Universidad de California, Berkeley . Simposio sobre el curso corto de tecnología VLSI . Recuperado el 9 de julio de 2019 .
  13. ↑ Hisamoto, Digh; Hu, Chenming ; Bokor, J.; King, Tsu-Jae; Anderson, E.; et al. (diciembre de 2000). "FinFET: un MOSFET de doble puerta autoalineado escalable a 20 nm". IEEE Transactions on Electron Devices . 47 (12): 2320– 2325. Bibcode : 2000ITED...47.2320H . CiteSeerX 10.1.1.211.204 . doi : 10.1109/16.887014 .  
  14. ↑ "Sala de prensa de AMD" . Amd.com. 10 de septiembre de 2002. Archivado del original el 13 de mayo de 2010. Consultado el 7 de julio de 2015 .
  15. ↑ "Innovaciones en tecnología de silicio de Intel" . Intel.com. Archivado del original el 3 de septiembre de 2011. Consultado el 10 de marzo de 2014 .
  16. ↑ Shimpi, Anand Lal. "Intel anuncia los primeros transistores 3D Tri-Gate de 22 nm, que se enviarán en el segundo semestre de 2011" . www.anandtech.com .{{cite web}}: CS1 maint: servicio de archivado obsoleto ( enlace )
  17. ↑ "Todavía hay espacio en la parte inferior (transistor nanométrico desarrollado por Yang-kyu Choi del Instituto Avanzado de Ciencia y Tecnología de Corea)" , Nanoparticle News , 1 de abril de 2006, archivado del original el 6 de noviembre de 2012.
  18. 1 2 Lee, Hyunjin; et al. (2006). "FinFET de puerta envolvente sub-5nm para escalado máximo". Simposio de 2006 sobre tecnología VLSI, 2006. Resumen de artículos técnicos . págs. 58–59 . doi : 10.1109/VLSIT.2006.1705215 . hdl : 10203/698 . ISBN   978-1-4244-0005-8. S2CID 26482358 . 
  19. ↑ Rostami, M.; Mohanram, K. (2011). "FinFETs de doble Vth$ de puerta independiente para circuitos lógicos de baja potencia". IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 30 (3): 337– 349. doi : 10.1109/TCAD.2010.2097310 . hdl : 1911/72088 . S2CID 2225579 . 
  20. ↑ "Los FinFET de Intel son menos aletas y más triángulos" . EE Times. Archivado del original el 31 de mayo de 2013. Consultado el 10 de marzo de 2014 .
  21. ↑ "Globalfoundries busca superar a sus rivales de fabricación con un nuevo proceso" . EE Times. Archivado del original el 2 de febrero de 2013. Consultado el 10 de marzo de 2014 .
  22. ↑ "TSMC recurre al V8 de ARM en su camino hacia los FinFET de 16 nm" . EE Times. Archivado del original el 1 de noviembre de 2012. Consultado el 10 de marzo de 2014 .
  23. ↑ Josephine Lien; Steve Shen (31 de marzo de 2014). "TSMC probablemente lanzará el proceso FinFET+ de 16 nm a finales de 2014 y "FinFET Turbo" más adelante en 2015-16" . DIGITIMES . Consultado el 31 de marzo de 2014 .
  24. ↑ Smith, Ryan. "Previa de la AMD Radeon RX 480: Polaris se abre paso en el mercado" . Archivado del original el 30 de junio de 2016. Consultado el 3 de junio de 2018 .
  25. ↑ "AMD demuestra la revolucionaria arquitectura de GPU Polaris FinFET de 14 nm" . AMD. 4 de enero de 2016. Consultado el 4 de enero de 2016 .
  26. ↑ "Plataforma IP de alto rendimiento y gran ancho de banda para la tecnología de proceso Samsung 14LPP" . 22/03/2017.
  27. ↑ "Samsung y eSilicon diseñan un procesador de red de 14 nm con solución SerDes Rambus de 28 G" . 22 de marzo de 2017.
  28. ↑ Colinge, JP (2008). FinFETs y otros transistores multigates . Springer Science & Business Media . pág. 12. ISBN  978-0-387-71751-7.
  29. ↑ Hieda, K.; Horiguchi, Fumio; Watanabe, H.; Sunouchi, Kazumasa; Inoue, I.; Hamamoto, Takeshi (diciembre de 1987). "Nuevos efectos del transistor aislado por trinchera utilizando compuertas de pared lateral". Reunión Internacional de Dispositivos Electrónicos de 1987. págs. 736–739 . doi : 10.1109/IEDM.1987.191536 . S2CID 34381025 .  
  30. ↑ Brozek, Tomasz (2017). Micro- y nanoelectrónica: Desafíos y soluciones emergentes para dispositivos . CRC Press . págs. 116–117 . ISBN  978-1-351-83134-5.
  31. ↑ Wong, Hon-Sum (diciembre de 1992). "Inyección de corriente de puerta e ionización por impacto superficial en MOSFET con drenaje virtual inducido por puerta". International Technical Digest on Electron Devices Meeting . págs. 151–154 . doi : 10.1109/IEDM.1992.307330 . ISBN  0-7803-0817-4. S2CID 114058374 . 
  32. ↑ Arquitectura de transistor tri-gate no planar de alto rendimiento ; Dr. Gerald Marcyk. Intel, 2002
  33. ↑
  34. ↑ "AMD detalla sus transistores de triple puerta" . Xbitlabs.com. Archivado del original el 10 de marzo de 2014. Consultado el 10 de marzo de 2014 .
  35. ↑ "IDF 2011: Intel busca arrebatarle un trozo a ARM y AMD con tecnología 3D FinFET" . DailyTech. Archivado del original el 10 de marzo de 2014. Consultado el 10 de marzo de 2014 .
  36. ↑ Miller, Michael J. "Intel lanza Ivy Bridge: Primer procesador con transistor "Tri-Gate"" . PC Magazine . Archivado del original el 28 de diciembre de 2019. Consultado el 23 de abril de 2012 .
  37. ↑ "Intel reinventa los transistores utilizando una nueva estructura 3D" . Intel . Consultado el 5 de abril de 2011 .
  38. 1 2 "Los transistores se vuelven 3D mientras Intel reinventa el microchip" . Ars Technica. 5 de mayo de 2011. Recuperado el 7 de mayo de 2011 .
  39. ↑ Murray, Matthew (4 de mayo de 2011). "Los nuevos transistores Tri-Gate Ivy Bridge de Intel: 9 cosas que necesitas saber" . PC Magazine . Consultado el 7 de mayo de 2011 .
  40. ↑ Cartwright J. (2011). "Intel entra en la tercera dimensión" . Nature . doi : 10.1038/news.2011.274 . Consultado el 10 de mayo de 2015 .
  41. ↑ Intel presentará su tecnología Tri-gate de 22 nm en el Simposio VLSI (ElectroIQ 2012). Archivado el 15 de abril de 2012 en Wayback Machine .
  42. ↑ "Por debajo de 22 nm, los espaciadores se vuelven poco convencionales: Entrevista con ASM" . ELECTROIQ . Consultado el 4 de mayo de 2011 .
  43. ↑ Dan Grabham (06/05/2011). "Transistores Tri-Gate de Intel: todo lo que necesitas saber" . TechRadar . Consultado el 21/01/2022 .
  44. ↑ Claeys, C.; Murota, J.; Tao, M.; Iwai, H.; Deleonibus, S. (2015). ULSI Process Integration 9. The Electrochemical Society . p. 109. ISBN  978-1-60768-675-0.
  45. 1 2 Ishikawa, Fumitaro; Buyanova, Irina (2017). Nanocables semiconductores compuestos novedosos: materiales, dispositivos y aplicaciones . CRC Press . pág. 457. ISBN  978-1-315-34072-2.
  46. ↑ Singh, N.; Agarwal, A.; Bera, LK; Liow, TY; Yang, R.; Rustagi, SC; Tung, CH; Kumar, R.; Lo, GQ; Balasubramanian, N.; Kwong, D. (2006). "Dispositivos CMOS de compuerta envolvente de nanocables de silicio totalmente agotados de alto rendimiento". IEEE Electron Device Letters . 27 (5): 383– 386. Bibcode : 2006IEDL...27..383S . doi : 10.1109/LED.2006.873381 . ISSN 0741-3106 . S2CID 45576648 .  
  47. ↑ Dastjerdy, E.; Ghayour, R.; Sarvari, H. (agosto de 2012). "Simulación y análisis del rendimiento en frecuencia de una nueva estructura MOSFET de nanocables de silicio". Physica E. 45 : 66–71 . Bibcode : 2012PhyE ...45...66D . doi : 10.1016/j.physe.2012.07.007 .
  48. ↑ Gu, JJ; Liu, YQ; Wu, YQ; Colby, R.; Gordon, RG; Ye, PD (diciembre de 2011). "Primera demostración experimental de MOSFETs III - V con compuerta envolvente mediante un enfoque descendente" (PDF) . Reunión Internacional de Dispositivos Electrónicos de 2011. págs. 33.2.1–33.2.4. arXiv : 1112.3573 . doi : 10.1109/IEDM.2011.6131662 . ISBN  978-1-4577-0505-2. S2CID 2116042 . Consultado el 10-05-2015 . 
  49. ^ Masuoka, Fujio ; Takato, Hiroshi; Sunouchi, Kazumasa; Okabe, N.; Nitayama, Akihiro; Hieda, K.; Horiguchi, Fumio (diciembre de 1988). "Transistor de puerta circundante (SGT) CMOS de alto rendimiento para LSI de densidad ultra alta". Technical Digest, Reunión internacional sobre dispositivos electrónicos . págs. 222–225 . doi : 10.1109/IEDM.1988.32796 . S2CID 114148274 .  
  50. ↑ Brozek, Tomasz (2017). Micro- y nanoelectrónica: Desafíos y soluciones emergentes para dispositivos . CRC Press . pág. 117. ISBN  978-1-351-83134-5.
  51. ↑ "Perfil de la empresa" . Unisantis Electronics . Archivado del original el 22 de febrero de 2007. Consultado el 17 de julio de 2019 .
  52. ↑ "Todavía hay espacio en el fondo" . Nanoparticle News . 1 de abril de 2006. Archivado del original el 6 de noviembre de 2012. Consultado el 17 de julio de 2019 .
  53. ↑ LaPedus, Mark (25 de enero de 2021). "Nuevas estructuras de transistores a 3 nm/2 nm" . Ingeniería de semiconductores . Consultado el 23 de diciembre de 2022 .
  54. ↑ Cutress, Ian. "¿Dónde están mis GAA-FET? TSMC seguirá utilizando FinFET para 3 nm" . AnandTech.com . Archivado del original el 26 de agosto de 2020.
  55. ↑ "TSMC traza un rumbo ambicioso para la litografía de 3 nm y más allá - ExtremeTech" . www.extremetech.com .
  56. ↑ Cutress, Ian. "Samsung anuncia el PDK MBCFET GAA de 3 nm, versión 0.1" . AnandTech.com . Archivado del original el 15 de mayo de 2019.
  57. ↑ "MBCFET Marca registrada de Samsung Electronics Co., Ltd. - Número de registro 5495359 - Número de serie 87447776 :: Marcas registradas de Justia" . trademarks.justia.com . Consultado el 16 de enero de 2020 . 
  58. ↑ "Samsung habla sobre los avances en tecnología de 3 nm y MBCFET en un evento de fundición " . techxplore.com
  59. ↑ "Reducción de escala: Intel presenta RibbonFET y PowerVia como la próxima solución de diseño de circuitos integrados - Noticias" . www.allaboutcircuits.com . Consultado el 14 de septiembre de 2022 .
  60. ↑ Cutress, Ian. "Intel utilizará transistores de nanocables/nanoricintas en grandes cantidades 'en cinco años'".AnandTech.com . Archivado del original el 22 de junio de 2020.
  61. ↑ "La tecnología de 3 nm de Samsung muestra la ventaja del transistor de nanohojas" . IEEE Spectrum .
  62. ↑ "Nanoláminas: El camino de IBM hacia los transistores de 5 nanómetros" . IEEE Spectrum .
  63. ↑ Subramanian V (2010). «Transistores de efecto de campo de múltiples puertas para futuras tecnologías CMOS» . IETE Technical Review . 27 (6): 446– 454. doi : 10.4103/0256-4602.72582 (inactivo el 12 de julio de 2025). Archivado del original el 23 de marzo de 2012.{{cite journal}}: CS1 maint: DOI inactivo desde julio de 2025 ( enlace )
  64. ↑ Subramanian (5 de diciembre de 2005). "Compromisos de rendimiento analógico a nivel de dispositivo y circuito: Un estudio comparativo de FETs de volumen planar frente a FinFETs". Reunión Internacional de Dispositivos Electrónicos del IEEE, 2005. Resumen técnico del IEDM . págs. 898–901 . doi : 10.1109/IEDM.2005.1609503 . ISBN  0-7803-9268-X. S2CID 32683938 . 
  65. ↑ "Modelo BSIMCMG" . UC Berkeley. Archivado del original el 21 de julio de 2012.
  • Vídeo de Intel que explica el diseño de chips y transistores 3D ("Tri-Gate") utilizados en  la arquitectura de 22 nm de Ivy Bridge.
Lecturas relacionadas
6 articulos
MOSFETMOSFETDos MOSFET de potencia en encapsulados D2PAK para montaje en superficie . Cada uno de estos componentes, que funcionan como interruptores, puede so...transistor de efecto de campotransistor de efecto de campoEl transistor de efecto de campo ( FET ) es un tipo de transistor que utiliza un campo eléctrico para controlar la corriente que circula por un sem...Transistor de efecto de campo de aletaTransistor de efecto de campo de aletaUn transistor de efecto de campo de aletas ( FinFET ) es un dispositivo multipuerta , un MOSFET ( transistor de efecto de campo de metal-óxido-semi...TransistorTransistorUn transistor es un dispositivo semiconductor que se utiliza para amplificar o conmutar señales eléctricas y potencia . Es uno de los componentes b...SemiconductorSemiconductorUn lingote de silicio monocristalino Un semiconductor es un material que se encuentra entre el conductor y el aislante en capacidad de conducir cor...MOSFETMOSFETDos MOSFET de potencia en encapsulados D2PAK para montaje en superficie . Cada uno de estos componentes, que funcionan como interruptores, puede so...