OpenPIC y MPIC

Para competir con el controlador de interrupciones programable avanzado (APIC) de Intel , que había permitido los primeros sistemas multiprocesador basados ​​en Intel 486 , a principios de 1995 AMD y Cyrix propusieron una arquitectura OpenPIC de propósito similar que soportaba hasta 32 procesadores. ^{[ 1 ] [ 2 ]} La arquitectura OpenPIC tenía al menos soporte declarativo de IBM y Compaq alrededor de 1995. ^{[ 3 ]} Sin embargo, no se lanzó ninguna placa base x86 con OpenPIC. ^{[ 4 ]} Después del fracaso de OpenPIC en el mercado x86, AMD licenció la arquitectura Intel APIC para sus procesadores AMD Athlon y posteriores.

Sin embargo, IBM desarrolló su controlador de interrupciones multiprocesador ( MPIC ) basado en la especificación de registro OpenPIC. ^{[ 5 ]} En el diseño de referencia de IBM, los procesadores comparten el MPIC a través de un bus DCR , cuyo acceso está controlado por un árbitro DCR. El MPIC admite hasta cuatro procesadores y hasta 128 fuentes de interrupción. ^{[ 5 ]} Mediante diversas implementaciones, el MPIC se incluyó en los diseños de referencia de PowerPC y en algunos ordenadores comerciales.

IBM utilizó un MPIC basado en OpenPIC 1.0 en su RS/6000 F50 y uno basado en OpenPIC 1.2 en su RS/6000 S70. Ambos sistemas también utilizaron un 8259 dual en sus puentes PCI-ISA. ^{[ 6 ]} También se utilizó un MPIC de IBM en el RS/6000 7046 Modelo B50. ^{[ 7 ]}

El chip Apple Hydra Mac I/O (MIO) (de la era clásica de Mac OS de la década de 1990 ) implementaba un MPIC junto con un controlador SCSI , un controlador ADB , un controlador GeoPort y temporizadores. ^{[ 8 ]} La implementación de Apple de "Open PIC" (como lo escribe la documentación de Apple de esta época) en su primer chip MIO para la Plataforma de Referencia de Hardware Común se basaba en la versión 1.2 de la especificación de registro y admitía hasta dos procesadores y hasta 20 fuentes de interrupción. ^{[ 9 ]} También se incorporó un MPIC en el controlador de E/S K2 más reciente utilizado en los Power Mac G5 . ^{[ 10 ] [ 11 ]}

Freescale también utiliza un MPIC ("compatible con Open PIC") en todos sus procesadores PowerQUICC y QorIQ . ^{[ 12 ]} La máquina virtual basada en el kernel de Linux (KVM) admite un MPIC virtualizado con hasta 256 interrupciones, basado en las variantes de Freescale. ^{[ 13 ]}

• Controlador de interrupciones programable (PIC)

• Código fuente abierto de AppleMPIC archivado el 7 de mayo de 2013 en Wayback Machine.