Hispanopedia Wiki
Articulo de referencia

V850

(formerly NEC)"},"core1":{"wt":""},"sock1":{"wt":""},"pack1":{"wt":""},"brand1":{"wt":""},"arch":{"wt":"V800 Series"},"microarch":{"wt":"V810 (1991), V850 (1994), V850E (1996), ...

Hispanopedia WikiContenido en espanolLectura gratuita

El V850 es una arquitectura de CPU RISC de 32 bits producida por Renesas Electronics para microcontroladores embebidos . Fue diseñado por NEC como reemplazo de su anterior familia NEC V60 y se presentó poco antes de que NEC vendiera sus diseños a Renesas a principios de la década de 1990. Renesas ha continuado desarrollándolo hasta 2018..

La arquitectura V850 es una arquitectura de carga/almacenamiento con 32 registros de propósito general de 32 bits . Cuenta con un conjunto de instrucciones comprimido , donde las instrucciones más utilizadas se asignan a medias palabras de 16 bits.

Diseñado para su uso en sistemas de consumo ultrabajo , como aquellos que utilizan 0,5  mW/ MIPS , el V850 se ha utilizado ampliamente en diversas aplicaciones, incluyendo unidades de disco óptico , discos duros , teléfonos móviles , audio para automóviles y compresores inverter para aires acondicionados . Actualmente, las microarquitecturas se centran principalmente en el alto rendimiento y la alta fiabilidad, como el mecanismo de redundancia de doble bloqueo para la industria automotriz ; y las familias V850 y RH850 se utilizan ampliamente en automóviles.

Los microcontroladores V850/RH850 también se utilizan de forma destacada en marcas de automóviles no japonesas como Chevrolet, Chrysler, Dodge, Ford, Hyundai, Jeep, Kia, Opel, Range Rover, Renault y las marcas del Grupo Volkswagen.

Descripción general

El V850 es el nombre comercial de una arquitectura de CPU RISC de 32 bits para microcontroladores integrados de Renesas Electronics Corporation . Fue desarrollado y fabricado originalmente por NEC Corporation a principios de la década de 1990 [ 1 ] [ 2 ] (la marca de copyright del microcódigo en el paquete muestra 1991) como una rama de la serie V800 [ 3 ] : 97, PDF103 y aún se encuentra en desarrollo en la actualidad. [ 4 ]

Su arquitectura base ha sido sucedida por las variantes de la familia V850, denominadas V850E, V850E1, V850ES, [ 5 ] V850E1F, V850E2, V850E2M, V850E2S y los núcleos de CPU de la familia RH850 (V850E2M, V850E2S y V850E3).

Existen numerosos compiladores y depuradores disponibles de diversos proveedores de herramientas de desarrollo .

Los sistemas operativos en tiempo real son proporcionados por los proveedores de compiladores.

Muchos proveedores ofrecen emuladores en circuito (ICE). Están disponibles tipos tradicionales probados basados ​​en pods: la interfaz N-Wire basada en JTAG con el tipo N-trace y la interfaz Nexus con el tipo Aurora Trace.

Sistemas de aplicación

El Sony  Optiarc  AD-7240S emplea un SoC basado en el núcleo V850ES; SCOMBO 8 en un encapsulado multichip (MC-10045).
μPD70F3017GC-25; V850/SA1  marcado  "EL4"  en Quantum Fireball EL51A881 
El teléfono móvil de NEC, el N504iS, emplea un SoC basado en el V850E, la única CPU que contiene.
Unidad principal de audio para automóvil integrada de fábrica en el tablero del Toyota Camry.
Tarjeta de expansión USB 3.0 para PCIe con procesador Renesas V850 basado en LSI

El primer núcleo de CPU V850 se utilizó en muchas unidades de DVD fabricadas por Optiarc de NEC y Sony (posteriormente propiedad total de Sony). [ 6 ] [ 7 ] NEC Electronics (actualmente Renesas Electronics ) desarrolló intensivamente productos estándar específicos para aplicaciones (ASSP) para unidades de disco óptico de la serie SCOMBO . [ 8 ] [ 9 ] Esta primera generación de núcleo de procesador también se utilizó para unidades de disco duro fabricadas por Quantum Corporation (ver foto).

En 1997, la línea de productos V850/xxn comenzó con el V850/SA1 [ 10 ] y el V850/SV1 [ 11 ] y amplió su aplicación a productos de ultrabajo consumo como las " videocámaras portátiles ". Tiene un amplificador oscilador interno principal y secundario que funciona de 1,8 V a 3,6 V con resonador de cristal o cerámica externo . [ 10 ] El modo STOP de software, cuyo temporizador interno funciona con un suboscilador de 32,768 kHz, normalmente consume solo 8 μA de corriente eléctrica . [ 12 ] [ 13 ] En 1998, NEC lanzó el V850/SB1 [ 14 ] con controlador IEBus , para audio de automóvil, un producto de 5 V de ultrabajo consumo (3,6 mW@5V/MIPS) y ultrabajo ruido ( EMI /EMS). [ 15 ] El V850/SC1 [ 16 ] también era para audio de automóviles. [ 17 ] Estas expansiones estratégicas de la línea de productos lograron aumentar la cantidad de dispositivos vendidos.   

La primera generación del núcleo V850 también se utiliza en algunos teléfonos móviles NEC. [ 18 ] También se utiliza en las CPU programables de algunos dispositivos móviles GSM / GPRS de formato pequeño con módulos de módem GPS integrados . [ 19 ]

En la siguiente fase, NEC se dirigió a la industria automotriz con un controlador de bus CAN basado en el V850 [ 20 ] como el V850/SF1. [ 21 ] Posteriormente, la industria automotriz se convirtió en el principal objetivo del V850 y el RH850.

El núcleo V850E estaba dirigido a aplicaciones de sistema en un chip (SoC), así como a productos estándar, [ 22 ] [ 23 ] y se utilizó en algunos teléfonos móviles japoneses , incluidos los de Sony Mobile y NEC. [ 24 ] [ 25 ] [ 26 ] [ 27 ] [ 28 ] Los V850E y V850ES también se utilizan en compresores inverter de aire acondicionado . [ 29 ] [ 30 ] [ 31 ] [ 32 ] En esta etapa, otro mercado masivo fue su uso en audio para automóviles. [ 33 ] El núcleo V850ES tuvo éxito en la línea de productos integrados de bajo consumo, [ 34 ] y es compatible con ISA con el V850E. NEC Electronics (actualmente, Renesas Electronics) adoptó el núcleo de CPU V850 para sus controladores USB 3.0. [ 35 ] : 11

Alrededor de 2005, varias empresas iniciaron un estudio de viabilidad para el controlador FlexRay en la plataforma V850E. Yokogawa Digital Computer (actualmente DTS INSIGHT) desarrolló una placa de evaluación llamada GT200 con un V850E/IA1 y una matriz de puertas programables en campo (FPGA), que emplea el controlador FlexRay desarrollado por Bosch . [ 36 ] : 78, PDF80

El núcleo V850E2 estaba dirigido principalmente a áreas de automoción, [ 37 ] pero también se utilizó para los teléfonos móviles de NEC. [ 38 ]

La gama de la familia V850 (basada en los núcleos V850E, V850ES y V850E2) y la familia Renesas RH850 (basada en el núcleo V850E3, a partir de 2018) se emplean principalmente en aplicaciones automotrices, así como en conectividad entre equipos y unidades de microcontroladores (MCU) específicas para el control de motores. [ 39 ] [ 40 ]

Estrategia de marcas registradas

La V850 es una marca no registrada , pero tampoco está registrada . [ 41 ] NEC solicitó en su momento el registro de una marca ante la Oficina de Patentes de Japón , pero fue rechazada, [ 42 ] [ 43 ] ya que era una extensión natural del número de serie. Sin embargo, esta acción ha sido suficiente para impedir que otras personas u organizaciones la registren como marca. Además, Renesas ha estado utilizando la marca tipo V850X/xxn, como V850E/MA1, durante más de 20 años, porque la combinación de un carácter alfabético con dos numéricos no puede ser registrada como marca. Por lo tanto, su uso es libre sin necesidad de registro.

Una excepción es V850E/PHO3 (PHOENIX 3 o PHOENIX-FS). [ 44 ] : 3 [ 45 ] : 33 Otro uso de PHOENIX 3 por Renesas Electronics es el COOL PHOENIX 3, que emplea el núcleo ARM Cortex-M0. [ 46 ] PHOENIX 3 es una marca registrada de 3DO Company como USPTO Reg. 2,009,119. [ 47 ]

Según la documentación actual de Renesas Electronics, al menos las siguientes cadenas se consideran su marca registrada: "V800 Series", "V850 family", "V850/SA1", "V850/SB1", "V850/SB2", "V850/SF1", "V850/SV1", "V850E/MA1", "V850E/MA2", "V850E/IA1", "V850E/IA2", "V850E/MS1", "V850E/MS2", "V851", "V852", "V853", "V854", "V850", "V850E" y "V850ES". [ 41 ] [ 48 ]

Debido a que la marca registrada V850 se ha utilizado durante más de 20 años, la mayoría de la gente desconoce que la familia RH850 se basa en una extensión de la arquitectura del conjunto de instrucciones V850 y que es compatible con versiones anteriores de V850, V850E, V850ES y V850E2. Por consiguiente, se cree que el RH850 carece de la compatibilidad con el software heredado del V850. [ 49 ] [ 50 ]

Metodología de desarrollo

V810 montado en una placa aceleradora de juegos PC-FXGA (en japonés) [ 51 ] . Marcado como "©NEC 1991".
Nintendo Virtual Boy empleó un V810 personalizado. El paquete de 14x20 mm ( a la izquierda) está marcado con "©NEC '91, '93".

 Debido a que la familia V850 [ 48 ] : 16 se desarrolló como una rama de la  serie V800, [ 3 ] : 97, PDF103 la arquitectura básica de la CPU se hereda del V810. [ 52 ] La arquitectura del conjunto de instrucciones del primer V850 está drásticamente modificada con respecto a la del V810, pero la diferencia está dentro del nivel de un parche desde el punto de vista de la Colección de Compiladores GNU. [ 53 ] El propósito principal de este cambio es implementar aritmética de saturación a petición de los clientes.

Una CPU v833, una revisión compatible en pines de la CPU v832. [ 54 ] [ 55 ] [ 56 ] Este microprocesador se utilizó en sistemas de navegación para automóviles durante la década de 2000, fabricados principalmente por Pioneer Corporation y Alpine Electronics .

La metodología de diseño detallada del V810 se describe en esta revista. [ 57 ] El V850 utiliza estos recursos de diseño; pero la lógica de la ruta de datos se cambió de lógica dinámica a lógica estática, para habilitar el modo de operación de frecuencia de reloj en tiempo real de 32,768  kHz .

El diseño de la arquitectura de la CPU a nivel de transferencia de registros del V810 se desarrolla con el lenguaje de descripción funcional (FDL) [ 58 ] [ 59 ] [ 60 ] en el software Falcon Simulator, que son las herramientas CAD internas de NEC . Esta metodología es la misma que se utilizó para el NEC V60 . [ 61 ] A finales de la década de 1980, Cadence Design Systems aún no había adquirido el HDL Verilog . [ 62 ] El FDL se utilizó hasta mediados de la década de 2000 y también se utilizó para el desarrollo de la supercomputadora de NEC llamada Earth Simulator . [ 63 ]

La diferencia con V60 es que el diagrama de circuito se escribió con un editor de esquemas , no de Calma sino de Mentor Graphics , llamado NETED, [ 64 ] parte del producto Design Architect [ 65 ] [ 66 ] en la estación de trabajo de Apollo Computer , que era el principal editor de esquemas en ese momento. [ 67 ] Permitió a los diseñadores generar netlists , como EDIF y SPICE , para programas LVS como los productos Dracula de Cadence , y la netlist Zycad interna de NEC para simulación lógica . Más tarde, este diagrama de circuito de NETED pudo generar una netlist Verilog HDL a nivel de compuertas para V850.

La mayor parte de la lista de conexiones FDL a nivel de transferencia de registros se tradujo manualmente al esquema a nivel de compuertas, ya que la síntesis lógica aún no era viable. La FDL se dividió con precisión en ruta de datos y lógica aleatoria. Para la parte de la ruta de datos, el diagrama de circuito a nivel de compuertas permitió la repetición manual del diseño . Por otro lado, para la parte de lógica aleatoria, se intentó la síntesis lógica para generar el esquema a nivel de compuertas, pero solo representaba alrededor del 10 % del circuito total.

Además, la verificación formal aún no era práctica, lo que significaba que se requería una prueba de regresión completa mediante simulación lógica dinámica para comparar la lista de conexiones a nivel de compuertas con la RTL. Para la simulación lógica a nivel de compuertas, se solía utilizar la herramienta CAD interna de NEC, V-SIM. [ 68 ] Pero a veces se utilizaba un emulador de hardware , como el acelerador de simulación Zycad LE, [ 69 ] para este propósito. (Véase: [ 70 ] : 13 En este material, el rendimiento de Zycad LE se compara con el HAL de NEC, pero la década de diseño inicial difiere. [ 71 ] )

Arquitectura

Arquitectura básica

La base del V810 y V850 tiene una arquitectura típica de carga/almacenamiento basada en registros de propósito general . [ 72 ] : 4 Hay 32 registros de propósito general de 32 bits. El registro 0 (R0) está fijo como el Registro Cero que siempre contiene cero. En el V850, R30 es utilizado implícitamente por las instrucciones y . Las instrucciones de carga/almacenamiento de formato corto de 16 bits usan el puntero de elemento (ep) , donde el modo de direccionamiento comprende el registro de dirección base ep y los desplazamientos del operando inmediato. En las microarquitecturas V850E o posteriores , R3 es utilizado implícitamente por las instrucciones de creación de marco de pila de llamadas y desenrollado, como un puntero de pila . Las convenciones de llamada de los compiladores también usan R3 como el puntero de pila.sldsstPREPARE/DISPOSE

El V850 original tiene una arquitectura de pipeline simple de 5 etapas con paso de 1 reloj . [ 48 ] : 114–126 Esta es una característica significativa de las computadoras con conjunto de instrucciones reducido (RISC). Pero el tamaño del código objeto es aproximadamente la mitad que el del MIPS R3000 , [ 72 ] : 5 porque el V810 y el V850 adoptaron formatos de instrucción de longitud de formulario de 2 vías de 16 bits y 32 bits, respectivamente, [ 48 ] : 38–40 [ 72 ] : 17 [ 52 ] : 29–30 y la mayoría de las instrucciones de uso frecuente se asignan a una media palabra de 16 bits. En otras palabras, un ancho de bus externo de 16 bits es suficiente para proporcionar instrucciones continuamente sin bloqueo del pipeline, lo que permite un bajo consumo de energía en la placa de aplicación y es adecuado para equipos móviles. Este concepto es similar a las arquitecturas de conjuntos de instrucciones Renesas (anteriormente Hitachi) SH , ARM Thumb y MIPS16 . [ 73 ] : 4

Además, el conjunto de instrucciones está cuidadosamente implementado. Por ejemplo, para ejecutar una llamada a función con una instrucción Jump and (Register) Link, [ 48 ] : 61 [ 72 ] : 20 [ 52 ] : 64 que guarda el siguiente contador de programa (PC) en un registro (fijado a R31 en V810), también es una de las técnicas RISC para reducir el número de instrucciones. El retorno de la función se puede lograr mediante la instrucción jmp [Rn]( jmp [R31]en V810). [ 48 ] : 61 [ 72 ] : 23 [ 52 ] : 65 Los procesadores CISC típicos usan instrucciones call and return y colocan el siguiente PC en su área de memoria de pila .

Pero los V810 y V850 tienen algunas diferencias de microarquitectura. El V810 adopta un método de operación de microprograma para algunas instrucciones, como la aritmética de punto flotante y las operaciones con cadenas de bits , mientras que el V850 utiliza un método de control totalmente cableado . Como resultado, por ejemplo, el primer V850 no tiene conjuntos de instrucciones para aritmética de punto flotante y manipulación de bits , incluyendo la instrucción "buscar el primer uno/cero" (search 1/0; SCH1x/ SCH0x) , excepto "establecer/borrar/negar un bit" ( SET1/ CLR1/ NOT1). Estos conjuntos de instrucciones extendidos se recuperan en las extensiones V850E2x.

Aunque la serie V800 adopta una arquitectura de conjunto de instrucciones RISC, su lenguaje ensamblador es amigable para la codificación manual . Adoptan una arquitectura de carga/almacenamiento directa. [ 72 ] : 4 Además, el mecanismo de " enclavamiento ", tanto para los riesgos de datos como para los riesgos de salto , está implementado: [ 72 ] : 33–35 en otras palabras, un programador de lenguaje ensamblador no necesita considerar ninguna ranura de retardo . 32 registros de propósito general brindan flexibilidad para los usuarios de lenguaje ensamblador. Una mezcla de códigos ensamblados manualmente y códigos compilados en lenguaje C se facilita mediante el uso de opciones del compilador, como " -mno-app-regs" en la Colección de Compiladores Gnu . [ 74 ]

La INinstrucción del V810, que permite la carga sin signo desde E/S mapeada en memoria , se eliminó de los primeros V850. [ 72 ] : 22 [ 52 ] : 63

En algunas revistas antiguas se pueden encontrar análisis detallados. [ 75 ] [ 76 ]

extensiones del conjunto de instrucciones

La serie V850 añadió muchas extensiones de conjunto de instrucciones, pero todas las extensiones tienen compatibilidad con versiones anteriores . [ 77 ] Por lo tanto, el software antiguo diseñado para las versiones anteriores del V850 funciona en los nuevos núcleos V850.

La primera generación del V850 no tiene instrucciones de carga sin signo , que se habían eliminado del V810 (donde se implementó con IN.Hy IN.B). Luego, en la segunda generación, la serie V850E (V850E1), se volvió a agregar dicha funcionalidad sin signo (con LD.HUy LD.BU). Además, el V850E tiene algunas otras extensiones " CISCy " fáciles de usar, como call table, switch, y prepare/dispose. [ 78 ] : 217

En 1996, el V853 fue anunciado como el primer microcontrolador RISC de 32 bits con memoria flash integrada [ 79 ] , pero su número máximo de ciclos de "borrado y escritura" era de 16. [ 80 ] : 37

En 1998, NEC comenzó estratégicamente a expandir la línea de productos V850 a los negocios de productos estándar específicos para aplicaciones (ASSP), circuitos integrados específicos para aplicaciones (ASIC) y sistemas en un chip (SoC). [ 81 ]

En 2001, NEC lanzó el núcleo V850ES, que es una serie de ultrabajo consumo, pero es compatible con ISA con el V850E. [ 82 ]

Alrededor de 2001, el núcleo IP de aceleración de Java para el V850 parecía haber sido proporcionado a algunos clientes en SoC [ 83 ] pero la información detallada solo se encuentra en algunas patentes. [ 84 ] [ 85 ]

En 2005, NEC Electronics presentó el núcleo V850E2 como la línea de productos V850E2/ME3 con arquitectura superescalar . [ 86 ]

En 2009, NEC Electronics presentó el V850E2M como un procesador de doble núcleo con 2,56 MIPS/MHz y 1,5 mW/MIPS. [ 87 ]

En 2011, Renesas introdujo por primera vez la extensión SIMD para el V850 en el núcleo V850E2H. [ 77 ] [ 88 ] En cuanto a la extensión SIMD, se realizaron algunos estudios académicos sobre la codificación de instrucciones y la generación eficiente de código SIMD. [ 89 ] Posteriormente se añadió a los núcleos V850G3H, V850G3KH y otros núcleos de extensión H antes de que Renesas cambiara el nombre del V850 a "RH850". Desafortunadamente, casi no hay documentación disponible públicamente para estos núcleos porque Renesas los mantuvo bajo acuerdos de confidencialidad (NDA) que solo fueron firmados por fabricantes de automóviles.

Consumo de energía

La arquitectura original de las CPU V810 y V850 está diseñada para aplicaciones de ultrabajo consumo.

El V810 se describe en detalle en algunas revistas. [ 90 ] [ 91 ]

Según la documentación de Renesas, el consumo de energía de la implementación V850ES/Jx3-L es aproximadamente el 70 % del ARM Cortex-M3. [ 5 ] : 14, 15

El V810 fue uno de los microcontroladores de 32 bits de menor consumo energético de principios de la década de 1990. Funciona entre 2,2  V y 5,5  V con un proceso de fabricación de 5  V y 0,8  μm (CZ4). [ 92 ] Medida con Dhrystone MIPS, la disipación de potencia es de 500  mW a 15 MIPS y de 40  mW a 6  MIPS, a 5  V y 2,2  V, respectivamente. Esta especificación se puede lograr tanto mediante una arquitectura de conjunto de instrucciones bien pensada como mediante una microarquitectura de pipeline de 5 etapas y paso de 1 reloj ajustada con precisión, ambas ventajas de una arquitectura RISC simplificada.

Esta arquitectura de ultrabajo consumo fue sucedida por la línea de productos V850/Sxn, que aún se producen en masa después de 20 años. La mayoría de los chips mejorados se producen utilizando un  proceso de fabricación de 3,3 V, 0,35 μm (UC1), donde el núcleo de la CPU está ajustado con precisión para operar de 1,8  V a 3,6  V, trabajando a 32,768  kHz (suboscilador) a 16,78  MHz (oscilador principal) con amplificador de oscilador interno más resonador externo (cristal o cerámica). [ 10 ] Su disipación de potencia es de 2,7  mW/MIPS a 3,3  V cuando se fabrica con un proceso de fabricación  de 0,35 μm (UC1) , y de 3,6 mW/MIPS a 5 V con un proceso de fabricación de 0,35 μm (CZ6). El modo de espera "Software STOP" para la versión ROM de máscara del V850/SA1, cuyo temporizador de reloj interno funciona a 3,3 V con un suboscilador de 32,768 kHz (I DD6 ), consume típicamente solo 8 μA de corriente eléctrica. El modo de funcionamiento normal del subreloj a 3,3 V con 32,768 kHz consume típicamente 40 μA, 140 μA como máximo. (I DD5 ) [ 93 ] : 440, IDD5 [ 13 ] Su corriente de funcionamiento típica de la CPU de 1,8 V a 32,768 kHz podría ser de 22 μA (40 μA ÷ 3,3 V × 1,8 V), donde la disipación de potencia debería ser de 40 μW. Corresponde a 1,0 mW/MIPS (40 μW ÷ 0,032768 MHz ÷ 1,15 DMIPS/MHz ÷ 1000). La línea de productos V850/Sxn también está optimizada para bajo ruido, tanto con EMI como con EMS . Los modelos V850/SB1 y SB2 están especialmente optimizados para bajo ruido EMI con un regulador de voltaje interno de 5 V, lo que facilita una alta sensibilidad en la recepción de RF para radios de automóviles. [ 94 ] : 41–44                  

En 2011, NEC lanzó la serie de ultrabajo consumo V850ES de microarquitectura de tercera generación, que alcanza 1,43  mW/MIPS en un rango de voltaje operativo de 2,2  V a 2,7  V, [ 82 ] pero esta primera implementación de la microarquitectura V850ES parece estar incompleta en comparación con las generaciones posteriores de la misma arquitectura. Su modo de espera "Sub-IDLE" para la versión ROM de máscara de V850ES/SA2 y V850ES/SA3, cuyo RTC interno opera a 2,5  V con  un suboscilador de 32,768 kHz (I DD6 ), consume típicamente solo 5 μA de corriente eléctrica. Pero, el modo de operación normal Subclock a 2,5  V con 32,768  kHz consume típicamente 40 μA, 100 μA como máximo. [ 95 ] : 509 Su  corriente de operación típica de CPU de 2,2 V a 32,768  kHz podría ser de 31 μA (40  μA ÷ 2,5  V × 2,2  V), donde la disipación de potencia debería ser de 68 μW. Esto es aproximadamente 1,7 veces la de V850/SA1. Corresponde a 1,6  mW/MIPS (68  μW ÷ 0,032768  MHz ÷ 1,3 DMIPS/MHz ÷ 1000).

La línea de productos V850ES/JG3-L tiene variantes de ultrabajo consumo, el μPD70F3792, 793 y el μPD70F3841, 842. Pueden operar de 2,0  V a 3,6  V con una corriente eléctrica típica de 18 μA a 32,768  kHz, [ 96 ] : 1002, 1041 que debería ser 22 μW a 2,0  V (18  μA × 2,0  V ÷ 3,3  V × 2,0 V). Esto corresponde a 0,52  mW/MIPS (22  μW ÷ 0,032768  MHz ÷ 1,3 DMIPS/MHz ÷ 1000). Además, su consumo de energía en modo inactivo con reloj secundario, con temporizador de reloj, debería ser típicamente de 3,4 μW a 1,8  V (3,5  μA ÷ 3,3 V × 1,8  V × 1,8  V). [ 96 ] : 1002, 1041

El consumo de energía del núcleo NA85E2 (V850E2) es mucho mayor en comparación con el núcleo NU85E (V850E1) que utiliza el mismo proceso de fabricación CB-12L (UX4L) [ 92 ] [ 97 ] . La razón es que el núcleo V850E2x tiene un bus de precarga de instrucciones de 128 bits y más de una cola de precarga de instrucciones , [ 98 ] : 16 mientras que la longitud promedio de instrucción de la serie V800 es de 16 bits. [ 72 ] : 17 Esto significa que se pueden obtener 16 instrucciones de la memoria a la vez, y los circuitos de memoria y precarga duermen de 3 a 7 ciclos para la arquitectura superscalar de doble tubería . Esta diferencia amplía las diferencias de amplitud de corriente eléctrica. Además, la corriente eléctrica pico excede los límites permitidos para los estabilizadores de voltaje de los dispositivos móviles . En cuanto al núcleo de CPU V850E2M, se presenta públicamente como 1,5  mW/MIPS, 3 veces más que las generaciones anteriores, aunque debería poder aprovechar las nuevas tecnologías de proceso de fabricación . [ 87 ] Algunos equipos móviles evitan usar la ejecución de doble instrucción ( superscalar de doble tubería ), adoptando la configuración de ejecución de instrucción única (pipeline única) para reducir las diferencias de amplitud de corriente eléctrica.

Tabla de códigos de operación de instrucciones

Cada tabla de opcode (código de operación) proviene del Manual del Usuario: Arquitectura (consulte los enlaces externos ).

V810 (obsoleto)

  • Códigos de operación del primer mapa
Todos los opcodes (códigos de operación) de la operación de control cableada están contenidos dentro de la primera media palabra de 16 bits de una instrucción, desde el bit más significativo (MSB). Una estructura ROM de profundidad de 64 palabras con tabla de códigos de condición de bifurcación es suficiente para decodificar el hardware . Si se requiere un operando literal de 16 bits , se encuentra en la segunda media palabra. Las operaciones de control del microprograma, las cadenas de bits y las instrucciones aritméticas de punto flotante también se encuentran en la segunda media palabra de 16 bits. Como resultado, todas las instrucciones tienen una longitud de forma de 2 vías de 16 bits y 32 bits. La carga sin signo desde E/S mapeada en memoria se implementa como la Ininstrucción. Las instrucciones aritméticas y lógicas no son completamente, pero sí relativamente, ortogonales .
El V810 no tiene instrucciones de aritmética de saturación, pero una instrucción adicional en formato II, como SATla que comprueba los indicadores ( Overflow, Sign, Zero, y Half-word) y reescribe el registro especificado, podría ser suficiente tanto para operaciones aritméticas con signo como sin signo, y para operaciones de palabra y media palabra.
NOPes un alias de Non-BR.

V850 (1.ª generación)

NOPes un alias de MOV R0,R0.

V850E/E1/ES

† NOPes un alias de MOV R0,R0.

Lista de núcleos de CPU de la serie V800

[ 100 ] [ 104 ] [ 109 ] [ 110 ] [ 1 ] [ 102 ] [ 53 ] [ 106 ] [ 107 ] [ 108 ] [ 111 ] [ 115 ]

Soluciones SoC

núcleos IP SoC

En 1998, NEC comenzó a ofrecer la familia V850 como núcleo ASIC para expandir su negocio de ASIC. [ 116 ] Además, tanto el núcleo de CPU V850E1, denominado Nx85E [ 117 ] [ 118 ] , como el núcleo de CPU V850E2, denominado Nx85E2, [ 119 ] también se utilizan para expandir su negocio de productos ASIC. Diversos SoC utilizan este núcleo. En 2003, por ejemplo, Dotcast, Inc. utilizó el núcleo NU85E para un receptor de decodificador de transmisión de datos digitales basado en dNTSC (método de datos en vídeo NTSC [ 120 ] ). Este núcleo se fabrica con la tecnología de proceso de metal de 5 capas CB-10 de 0,25 μm. [ 121 ] : 9–10

El núcleo NA85E2C, que se desarrolla utilizando un proceso de fabricación CB-12L (UX4L) de 1,5  V y 150 nm, [ 92 ] [ 97 ] tiene muchas erratas (apéndice de 4 páginas en el manual de arquitectura preliminar, [ 122 ] : 230–233 más un documento de restricciones adicional de 7 páginas [ 123 ] ), pero eso no parece importar, porque este es un producto con una larga vida útil. 

NEC también amplió la producción de un núcleo utilizando un  proceso de fabricación CB-130 (UX5) de 130 nm, [ 92 ] IC basado en celdas. [ 124 ] [ 125 ]

El núcleo IP Synopsys DesignWare para V850E se anunció en su momento, [ 126 ] pero se ha interrumpido su soporte. [ 127 ]

Sistemas de prototipado FPGA para SoC

Los sistemas de prototipado FPGA para SoC basados ​​en núcleos V850E1, V850E2 y V850E2M se desarrollaron intensamente para expandir el negocio de SoC. Comprendían una placa LSI (TEG o Test Element Group) de núcleo de CPU V850 y complementos FPGA. La mayoría de los productos SoC eran para equipos móviles, porque la disipación de potencia de la arquitectura RISC original de la serie V800 era mucho menor en comparación con CISC . [ 1 ] [ 5 ] [ 102 ] Es similar a la arquitectura ARM que se usa ampliamente para dispositivos móviles.

  • Renesas (NEC): Microssp (2006) [ 114 ]
  • Renesas (NEC): Emulador híbrido (2007) [ 141 ]
  • Renesas (NEC): Junta de evaluación PFESiP EP1 (2008) [ 142 ]
  • Renesas (NEC): PFESiP EP1 Evaluation Board Lite (2008) [ 143 ]
  •  Renesas (NEC): Placa de evaluación PFESiP EP3 (2010): núcleo de CPU V850E2M, funcionamiento máximo de 266 MHz [ 144 ]

confusión estratégica

Entre 2011 y 2014, Renesas Electronics amplió considerablemente la línea de productos V850E2, [ 147 ] [ 148 ] pero esta rápida expansión generó mucha confusión. Por ejemplo, a partir de 2018, algunos solicitaron que los productos V850E2/xxn fueran reemplazados por los RH850/xnx. [ 149 ]

Además, en 2012 Renesas comenzó a promover intensivamente la migración de las líneas de productos V850ES/Jx3 de diez años de antigüedad a las recién producidas V850E2/Jx4, por ejemplo, para aplicaciones Ethernet y USB, [ 150 ] [ 151 ] pero los productos más nuevos no figuran en su sitio web, a fecha de 2018. [ 39 ]

Actualmente, Renesas Electronics está diseñando un sistema "doble" de "paso sincronizado", pero su predecesor NEC V60-V80 tenía un mecanismo de paso sincronizado "modular múltiple" llamado FRM, [ 152 ] ya sea con retroceso por "reintento" o con avance por "excepción" para cada instrucción de fallo detectada.

Además, el NEC V60-V80 cuenta con varias implementaciones de versiones de productos del puerto UNIX System V , una de las cuales es "UNIX RX/UX-832 en tiempo real" [ 153 ] (donde 832 se refiere al μPD70832 (V80), no al V832). Su implementación multiprocesador se denomina MUSTARD (Multiprocessor Unix for Embedded Real-Time Systems), que puede operar un máximo de 8 procesadores simultáneamente, y su mecanismo de sincronización era configurable dinámicamente. [ 154 ]

En 2001, tanto NEC Corporation como Synopsys, Inc. , anunciaron que habían acordado promocionar el V850E como núcleo IP de DesignWare. [ 126 ] [ 127 ] Pero a partir de 2018, el V850E no figura en las bibliotecas de DesignWare. [ 155 ]

Lucent Technologies y Texas Instruments alguna vez licenciaron los núcleos SoC V850 y V850E, respectivamente, [ 156 ] [ 157 ] [ 158 ] [ 159 ] pero esos dispositivos no se pueden encontrar.

En 2006, Metrowerks desarrolló el compilador CodeWarrior para el V850, que fue uno de los principales compiladores para el V850, [ 160 ] pero alrededor de 2010, dejaron de brindar soporte.

También en 2006, NEC no proporcionó ninguna hoja de ruta para la familia V850 como núcleos SoC. [ 114 ] El núcleo V850E2, desarrollado en 2004, fue descrito como el último y mejor núcleo para aplicaciones SoC. Sin embargo, NEC introdujo ARM9 (arm v5) y ARM11 (arm v6), especialmente para equipos móviles. Esta decisión redujo repentinamente el beneficio neto de los dispositivos LSI, debido a las regalías por el uso de ARM y, por lo tanto, a la competencia de precios con otros proveedores de SoC ARM. Los ingresos por ventas de "soluciones totales V850", como herramientas de desarrollo, sistemas operativos en tiempo real, paquetes de middleware y emuladores en circuito, también disminuyeron. El número de dispositivos V850 vendidos también disminuyó repentinamente, porque los fabricantes de equipos móviles eran los principales clientes de los núcleos V850E1 y V850E2 en ese momento. [ 161 ]

En 2008, KMC (Kyoto Mictocomputer), uno de los principales proveedores de emuladores en circuito para la familia V850, anunció la actualización de "exeGCC" de la versión 3 a la versión 4, [ 162 ] pero excluyó la V850 de esta lista de actualización, que añadió PowerPC y ARM v7. KMC eligió SH-4A y ARM v7, en lugar de V850 y RH850, [ 163 ] aunque había estado trabajando estrechamente con NEC y Renesas Electronics. [ 160 ]

Los núcleos de CPU V850 ejecutan uClinux , [ 164 ] pero el 9 de octubre de 2008, se eliminó el soporte del kernel de Linux para el V850 en la revisión 2.6.27, [ 165 ] porque NEC dejó de darle mantenimiento. [ 166 ] [ 167 ] [ 168 ] La persona encargada del mantenimiento del kernel de Linux del V850 fue trasladada de NEC a Renesas por su fusión, pero su nuevo trabajo fue el diseño de compiladores y nunca volvió al mantenimiento del kernel de Linux. [ 169 ] Esta decisión corporativa impidió la posibilidad de portarlo a Android . [ 170 ] A partir de 2018, Renesas Electronics se centra principalmente en el soporte del kernel de Linux en los procesadores SH3/SH4 y M32R . [ 171 ] [ 172 ] [ 173 ] [ 174 ] [ 175 ]

Soluciones de software objetivo

Bibliotecas

La rutina de inicio de tiempo de ejecución de C ( crt0.S ) para la microarquitectura v850e3v5 más reciente está disponible. [ 177 ] [ 178 ] [ 179 ]

Sistemas operativos

Los sistemas operativos V850 son mayoritariamente en tiempo real .

Algunos sistemas operativos requieren una unidad de protección de memoria (MPU) para dividir las tareas (o subprocesos ) estrictamente por razones de fiabilidad y seguridad. En tales casos, se requiere la microarquitectura v850e2v3 (Gen. 3) o superior.

Sistema operativo en tiempo real basado en ITRON

ITRON es unaespecificación de estándar abierto para sistemas operativos en tiempo real (RTOS), muy popular en Japón. Su especificación se define bajo el liderazgo de Ken Sakamura , como parte del proyecto TRON , cuyas iniciales significan "Industrial". Dado que la especificación ITRON define únicamente la interfaz y la estructura básica, cada proveedor tiene su propia implementación.

  • Renesas:
    • RI850MP Sistema operativo en tiempo real para V850E2M Dual Core [ 183 ]
    • RI850V4 V2 Sistema operativo en tiempo real para la familia RH850 [ 184 ]
    • RI850V4 V1 Sistema operativo en tiempo real para la familia V850 [ 185 ]
→ En 2003, en la versión 1.3, se corrigió el error de la parte dedicada V850. [ 186 ]
→ Historial de actualizaciones del kernel [ 187 ]

Sistema operativo en tiempo real compatible con AUTOSAR, OSEK/VDX

AUTOSAR es una arquitectura de sistema abierto para sistemas operativos en la industria automotriz . Su objetivo es estandarizar las unidades de control electrónico (ECU) para motores de automóviles . AUTOSAR es una especificación compatible con versiones anteriores de OSEK/VDX , un consorcio alemán fundado en 1993.

En Japón, esta investigación se inició en 2006 como un proyecto conjunto de JAIST y DENSO . Renesas Electronics se unió a este proyecto en 2009. [ 192 ] Dado que los procesadores RH850 y V850 actuales están dirigidos principalmente a la industria automotriz, se trata de un producto estratégico para Renesas Electronics. Sin embargo, su documentación solo está disponible en japonés, ya que su principal cliente es Toyota Motor Corporation .

  • Renesas: RV850 (los documentos están solo en japonés) [ 193 ]
  • ETAS GmbH: RTA-OS RH850/GHS , [ 194 ] RTA-OSEK V850E/GHS [ 195 ]
  • Mentor Graphics (anteriormente Accelerated Technology, Inc.): Nucleus OSEK [ 196 ]
  • HighTec EDV-Systeme GmbH: EB tresos Safety OS [ 197 ]
  • Proyecto Toppers: TOPPERS/AUTOSAR de código abierto [ 198 ]
  • eSOL: Perfil AUTOSAR de eMCOS [ 199 ]

Otros sistemas operativos en tiempo real

Linux

El 9 de octubre de 2008, se eliminó el soporte del kernel de Linux para V850 en la revisión 2.6.27, [ 165 ] impidiendo la posibilidad de portar Android . [ 170 ]

Paquetes de middleware

Diversos proveedores ofrecen distintos programas de software de aplicación intermedia .

  • Renesas: Control de tarjeta de memoria SD [ 213 ]

Herramientas de desarrollo de software

Compiladores y ensambladores

La mayoría de los compiladores, tanto para la familia V850 como para la familia RH850, son exactamente el mismo producto, y los objetivos ISA extendidos se controlan mediante opciones de línea de comandos. [ 214 ] [ 215 ]

Los compiladores para la familia V850 y la familia RH850 incluyen:

  • Renesas:
    • Paquete de compilador C para la familia V850 [ 221 ]
      • Compilador C CA850 para V850E1 y V850ES (v850e1 y/o v850es, también conocido como Gen. 1) [ 222 ]
      • Compilador CX C para V850E2M y V850E2S (v850e2v3, también conocido como Gen. 3)
    • Paquete de software para V850 [SP850] para V850E2 (v850e2(v2), también conocido como Gen. 2) [ 223 ]
    • Paquete de compilador C CC-RH para G3, G3K(H), G3M(H) [ 224 ]

Desmontadores

Por lo general, los desensambladores se proporcionan como parte de los paquetes de compiladores o ensambladores de C.

Depuradores basados ​​en interfaz gráfica de usuario (GUI)

Los depuradores de programas con interfaz gráfica de usuario (GUI) se utilizan principalmente para depurar código fuente compilado . Normalmente, se emplean con simuladores de conjuntos de instrucciones o emuladores en circuito .

  • Renesas:
    • ID850 : Para la combinación del compilador CA850 y el simulador del conjunto de instrucciones SM850 .
    • ID850NW : Para la combinación de emuladores en circuito basados ​​en N-Wire .
    • ID850QB : Para la combinación del emulador basado en pod de sondeo IEQUBE2
  • NDK (Naito Densei Kogyo Co. Ltd, Grupo): Sus operaciones comenzaron en 1950 como filial de NEC.
    • NW-V850-32
  • GHS (Green Hills Software) : Multi : Depurador de propósito general.
  • Red Hat, Inc. : Insight (GDB-Tk) : Interfaz gráfica de usuario estrechamente integrada con el depurador GNU .
  • Mentor Graphics (anteriormente Accelerated Technology, Inc. ): code|lab Developer Suite [ 240 ]
  • Por proveedores de emuladores en circuito basados ​​en N-Wire:
    • KMC (Kyoto Microcomputer) y Midias Lab.: SOCIO [ 241 ]
    • Sohwa & Sophia Technologies: WATCHPOINT [ 242 ]
    • DTS INSIGHT (anteriormente YDC, Yokogawa Digital Computer): microVIEW-PLUS
    • Computex: CSIDE

Simuladores de conjuntos de instrucciones

En otras palabras,se proporciona un simulador de conjunto de instrucciones , o plataforma virtual, para realizar la depuración sin el hardware del equipo antes de realizar las pruebas en una máquina real.

Revisores de código automatizados

El analizador de código automatizado , o en otras palabras, el analizador de código fuente , evalúa el nivel de completitud del código fuente del software escrito . Este método se clasifica en análisis de código dinámico y análisis de código estático .

Analizadores de código dinámicos con simuladores

  • Renesas: TW850
La herramienta de optimización y análisis de rendimiento TW850 es una utilidad general para mejorar la efectividad del software. [ 246 ]
  • Renesas: AZ850
AZ850 System Performance Analyzer es una utilidad para el sistema operativo en tiempo real RX850 que permite evaluar la efectividad de los programas de aplicación. [ 247 ]
  • Gaio Technology: Coverage Master winAMS [ 248 ]
Coverage Master winAMS es una herramienta para medir la cobertura del código fuente .

Analizadores de código estático

  • GHS (Green Hills Software): Herramienta DoubleCheck ISA (Análisis Estático Integrado) [ 249 ]
  • Rogue Wave Software, Inc: Klocwork [ 250 ]

IDE (Entornos de Desarrollo Integrados)

IDE , o Entorno de Desarrollo Integrado , es un marco de trabajo para proporcionar funciones de desarrollo de software.

Herramientas de desarrollo de hardware

ICE (emuladores en circuito)

La mayoría de los emuladores en circuito , como el IE850 de Renesas (anteriormente IECUBE2 ), [ 252 ] pueden utilizarse tanto para la familia V850 como para la familia RH850, pero pueden requerir una actualización del firmware . La última "función de rastreo" del emulador en circuito basado en JTAG ( N-Wire [ 253 ] ) se ha actualizado de N-Trace ( señalización de un solo extremo ) [ 254 ] a Aurora Trace ( señalización diferencial ). [ 255 ]

Tipo de cápsula de sondeo completo

El emulador en circuito de tipo cápsula de sondeo completo a veces se denomina ICE completo o ICE heredado .

  • Renesas IE850 (anteriormente IECUBE2 ) [ 252 ]
  • Naito Densei Machida Mfg. Co., Ltd. (Operó como subsidiaria de NEC).
    • Marca Asmis para LSI personalizados. [ 256 ]

Tipo de emulador ROM

JTAG tipo N-Wire y N-Trace

N-Wire y N-Trace [ 259 ] [ 254 ] [ 260 ] [ 261 ] es una especificación de interfaz de depuración basada en JTAG , cuya implementación de circuito se llama TAP Controller (controlador de puerto de acceso de prueba), [ 262 ] compilada principalmente por Philips NV (actualmente NXP Semiconductors ). Pero quizás no se divulgó públicamente en su etapa inicial. Como resultado, cada proveedor de semiconductores y emuladores en circuito implementó interfaces similares de forma independiente. Hoy en día, está estandarizada por el Grupo de Trabajo IEEE 1149.1 . [ 263 ]

  • Renesas
    • Emulador E1 : [ 264 ] Equipo de carcasa compacta asequible basado en USB 2.0 .
    • Tarjeta PCMCIA N-Wire IE-V850E1-CD-NW [ 265 ]
  • Computex: PALMiCE3 V850 [ 274 ]
  • Sohwa & Sophia Technologies: Sonda universal azul [ 275 ] con depurador WATCHPOINT [ 242 ]
  • KMC (Kyoto Microcomputer Co., Ltd.): PARTNER-Jet (obsoleto) [ 276 ]

Tipo de traza Nexus y Aurora

Nexus o IEEE-ISTO 5001-2003 es unainterfaz de depuración estándar para sistemas embebidos . Aurora es una especificación de transferencia de señales de alta velocidad. Su protocolo de comunicación de capa de enlace de datos es un enlace serial punto a punto, y la capa física es una señalización diferencial de alta velocidad .

Programadores de memoria flash ROM

Dado que la familia V850 se desarrolló como un microcontrolador de un solo chip , cada producto integra memoria no volátil . En su primera etapa, era de tipo EPROM programable una sola vez o UV , pero en las series V853, V850/xxn y posteriores, se convirtió en memoria flash .

Escritores de pandillas (programadores de pandillas)

Un programador de ROM programable (o escritor de grupo ) es un término antiguo para referirse a los programadores de ROM programables . Su nombre proviene del hecho de que roba el código binario de un dispositivo y lo escribe en varios otros simultáneamente. Este dispositivo de lectura a veces se denomina dispositivo maestro . Para su uso en producción en masa, se necesita una placa de conexión dedicada con un conjunto de conectores. Como es habitual, en lugar de un dispositivo maestro programado, se puede copiar un archivo de código objeto desde un PC mediante un cable de descarga o desde una memoria USB. La mayoría de los programadores de ROM programables aceptan archivos en formato ASCII, como Intel HEX y Motorola SREC , o archivos en formato binario, como ELF .

Este método es adecuado para la producción en masa.

  • TESSERA Technology Inc.: Stick GANG Writer [ 279 ]

Proveedores de servicios de programación

En la mayoría de los países existen proveedores de servicios de programación de memorias Flash ROM .

  • Minato Holdings, Inc.
Minato Holdings, Inc. (en japonés) [ 280 ] es una empresa japonesa que comenzó como proveedor de equipos de prueba automatizados para LSI de memoria. Actualmente, ofrece servicios de programación de ROM flash para diversos dispositivos, incluidos V850 y RH850, con sus propios escritores en grupo y máquinas de manipulación de dispositivos totalmente automáticas .

Programación a bordo con ICE

La mayoría de los emuladores en circuito basados ​​en JTAG tienen una función de programación de ROM flash integrada a través de un puerto de depuración, que puede estar de acuerdo con el estándar IEEE 1532-2002 , un estándar para la configuración en sistema de componentes programables. [ 281 ]

Conexión directa mediante RS-232C

Si la placa de destino tiene un conector RS-232C y un circuito integrado transceptor (controlador/receptor), como el ICL32xx , [ 282 ] para la función periférica UARTx del dispositivo V850, podría ser posible la programación de la memoria flash ROM con un PC conectado directamente (depende de los dispositivos [ 283 ] : 16–24 ). Se requiere el software Renesas Flash Programmer V2 [ 284 ] o V3 [ 285 ] .

Programador a bordo especializado

La programación integrada también está disponible a través de periféricos UARTx o CSIx+HS en dispositivos V850 mediante el uso de hardware de programación dedicado (depende de los dispositivos [ 283 ] : 16–24 ).

Escritores de antiguos bailes de graduación

Para programar V851 [ 287 ] : 11, 14–20 y V852, [ 288 ] : 11, 14–20 se requiere un antiguo programador PROM con adaptador dedicado.

  • Renesas PG-1500 (obsoleto)
Renesas PG-1500 [ 289 ] es una grabadora de ROM programable compatible con dispositivos 27C1001A [ 290 ] , EPROM UV o PROM de un solo uso (OTP). Esta grabadora lee una firma de silicio [ 291 ] [ 292 ] de cada dispositivo antes de la programación, aplicando 12,5  V al terminal A9 (dirección n.° 9). NO debe utilizarse para la grabación de ROM flash modernas .

Herramientas de la zona gris

Existen algunas herramientas de pirateo en zonas grises para el V850 en los salpicaderos de los coches.

Juntas de evaluación

Véase también

Referencias y notas

  1. 1 2 3 4 Harigai, Hisao; Kusuda, Masaori; Kojima, Shingo; Moriyama, Masatoshi; Ienaga, Takashi; Yano, Yoichi (22 de octubre de 1992). "低消費電力・低電圧動作の32ビットマイクロプロセッサV810" [ Un microprocesador RISC de 32 bits de bajo consumo de energía y funcionamiento a bajo voltaje ] (PDF) . Informes técnicos de SIG, Sociedad de Procesamiento de Información de Japón . 1992 (82 (1992-ARC-096)): 41– 48. Resumen: Un microprocesador RISC avanzado de 32 bits para control integrado; V810 se presenta en este documento. El V810 ofrece alto rendimiento y funciones específicas para cada aplicación. El V810 disipa menos potencia que cualquier otro chip RISC. Es el primer microprocesador RISC de 32 bits que funciona a 2,2 V. El chip V810 se fabrica mediante tecnología de proceso CMOS de doble capa metálica de 0,8 μm para integrar 240 000 transistores en un chip de 7,7 × 7,7 mm² .
  2. ↑ "Información para los accionistas" . Informe anual de NEC Corporation de 1995 .
  3. 1 2 NEC (abril de 1999). "GUÍA DE SELECCIÓN DE SEMICONDUCTORES" (PDF) (17.ª ed.). Archivado del original (PDF) el 8 de enero de 2018. 
  4. ↑ "PAQUETES DE COMPILADORES C CA830, CA850" (PDF) . NEC. Archivado del original (PDF) el 27/01/2018.
  5. 1 2 3 Wang, Bobby (2010-08-04). "Descripción general de la arquitectura V850, alto rendimiento y eficiencia energética" (PDF) . Renesas Electronics Corporation.
  6. ↑ "Actualización de firmware NEC ND-3530A como ND-3520A o ND-3540A" . Club Myce – El conocimiento es poder . 4 de septiembre de 2010. Archivado del original el 14 de mayo de 2019. Consultado el 25 de septiembre de 2022 .
  7. ↑ "Optiarc AD7240S" . www.cdrinfo.com . Equipo CDRInfo.COM. 29/06/2009. Funcionalidad de CPU integrada : • CPU RISC de 32 bits integrada (núcleo V850ES) • Memoria RAM integrada (14 KB) • Funcionalidad de administración de energía • Circuitos periféricos integrados (temporizador, controlador de interrupciones , interfaz serie)
  8. ↑ MOTOYAMA, Yoshiak; SATO, Noboru; HONMA, Hiromi; JIMI, Junich; SHIBATA, Iwao (2006-12-25). "SCOMBO/UM: Primer sistema LSI de unidad óptica del mundo para admitir la grabación/reproducción de los dos formatos de DVD de próxima generación, HD DVD y BD" (PDF) . Nec Technical Journal . 1 (5). NEC: 15–18 . ISSN 1880-5884 . 200902288400231201. 
  9. ↑ "Primer LSI en ofrecer grabación de Blu-ray y HD DVD" . www.cdrinfo.com . Equipo CDRInfo.COM. 10 de octubre de 2006.
  10. 1 2 3 "NEC comercializará un microcontrolador RISC de un solo chip de 32 bits de consumo ultrabajo y bajo nivel de ruido, ideal para equipos portátiles" . NEC (Comunicado de prensa). 28 de agosto de 1997.
  11. ↑ "MICROCONTROLADOR RISC DE 32 BITS V850/SV1" (PDF) . NEC Device Technology International . 1999 (54). NEC. Archivado del original (PDF) el 11 de febrero de 2018.
  12. ^ V850/SA1 para hardware (4.01 ed.). Renesas. 2005-08-01. 
  13. 1 2 "V850/SA1" . Renesas Electronics .
  14. ↑ Suto, Shinichi. "MICROCONTROLADOR RISC DE 32 BITS V850/SBx" (PDF) . NEC Device Technology International . 1998 (51). NEC. Archivado del original (PDF) el 10 de febrero de 2018.
  15. ↑ "El microordenador de un solo chip RISC de 32 bits de NEC ofrece alto rendimiento, consumo de energía ultrabajo, bajo nivel de ruido y funciones periféricas" . www.nec.co.jp (Comunicado de prensa). 24 de agosto de 1998. Archivado del original el 18 de abril de 2002.
  16. ↑ "V850/SC1, V850/SC2" . Renesas Electronics .
  17. ↑ "NEC presenta una familia de microcontroladores RISC de 32 bits con relaciones óptimas de rendimiento/potencia para aplicaciones de consumo, industriales y automotrices. Los microcontroladores de la familia V850/SCx ofrecen amplias opciones de memoria, compatibilidad pin a pin con controladores existentes y numerosos periféricos" . NEC (Comunicado de prensa). 1 de abril de 2001.
  18. ^ Naito, Yukihiro; Hikishima, Naoki; Ohta, Yoshiaki; Hatabu, Atsushi; Kuroda, Ichiro (20 de abril de 2001). "W-CDMA端末用ビデオフォン" [ Videoteléfono para terminal W-CDMA ] (PDF) . Revista del Instituto de Ingenieros de Televisión e Información de Imagen (en japonés). 55 (4): 497– 498. doi : 10.3169/itej.55.497 . ISSN 1881-6908 . 
  19. ↑ Descripción del hardware F35-XXL (PDF) ( ed. 1.10). FALCOM GmbH. 24/06/2014. Archivado del original (PDF) el 11/02/2018. 
  20. ↑ Eltze, Jens (1997). Controlador CAN doble como puente para diferentes redes CAN (PDF) . 4.ª Conferencia Internacional CAN. CAN en Automatización (CiA) internacional.
  21. ↑ Ishikawa, Tatsuya. "MICROCONTROLADOR RISC DE 32 BITS V850/SF1" (PDF) . NEC Device Technology International . 2000 (57). NEC. Archivado del original (PDF) el 10 de febrero de 2018.
  22. 1 2 Kubota, Kei. "MICROCONTROLADOR RISC DE UN SOLO CHIP DE 32 BITS V850E/MA1" (PDF) . NEC Device Technology International . 1999 (54). NEC. Archivado del original (PDF) el 9 de febrero de 2018.
  23. ↑ "V850E/ME2" . Renesas Electronics .
  24. ↑ Ohbuchi, E.; Hanaizumi, H.; Lim Ah Hock (2004). «Lectores de códigos de barras que utilizan la cámara de los teléfonos móviles». Conferencia Internacional de 2004 sobre Mundos Cibernéticos . págs. 260–265 . CiteSeerX 10.1.1.335.8157 . doi : 10.1109/CW.2004.23 . ISBN   0-7695-2140-1. S2CID 15634963 . 
  25. ↑ Yun Chan Cho; Jae Wook Jeon (2007). "Plataformas de software actuales en teléfonos móviles". Conferencia Internacional de 2007 sobre Control, Automatización y Sistemas . págs. 1862–1867 . doi : 10.1109/ICCAS.2007.4406649 . S2CID 16120691 .  
  26. ↑ Kaneko, Yasunori; Fumio, Suto; Umeda, Koji; Shiraishi, Mitsutaka; Shirota, HIrobumi; Suka, Takeya (25 de abril de 2002). "デジタル・ムーバN503iS HYPERの開発" [ Desarrollo de Digital Mova N503iS HYPER. ] . Revista técnica de NEC (en japonés). 55 (4): 156–159 . ISSN 0285-4139 . 
  27. ^ Kayama, Naoyuki; Mizoguchi, Tamiyuki; Ehara, Tatsuji; Osawa, Takeshi; Umezawa, Atsushi; Yamada, Yasuyoshi (10 de marzo de 2003). "ムーバN504iSの開発" [ Desarrollo de Mova N504iS. ] . Revista técnica de NEC (en japonés). 56 (2): 52– 55. ISSN 0285-4139 . 
  28. ^ Yamashita, Masayoshi; Takenaka, Hidetoshi; Inoue, Jiro; Terada, Shigehiro; Yamada, Hironori; Akiyama, Makoto (25 de septiembre de 2003). "ムーバN505iの開発" [ Desarrollo de mova N505i ] . Revista técnica de NEC (en japonés). 56 (8). NEC: 33– 37. ISSN 0285-4139 . 200902227791143957. 
  29. ↑ Torihata, Toshiaki. "MICROCONTROLADOR RISC DE UN SOLO CHIP DE 32 BITS V850E/IA1" (PDF) . NEC Device Technology International . 1999 (55). NEC. Archivado del original (PDF) el 10 de febrero de 2018.
  30. ↑ Torihata, Toshiaki (2001). "MICROCONTROLADOR RISC DE UN SOLO CHIP DE 32 BITS V850E/IA2" (PDF) . NEC Device Technology International . 2001 (61). NEC. S2CID 51805607 . 
  31. ↑ "NEC añade funciones de control de inversor en un microcontrolador RISC de un solo chip de 32 bits" . NEC (Comunicado de prensa). 24 de agosto de 1999.
  32. ↑ "V850E/IA3, V850E/IA4" . Renesas Electronics .
  33. ^ Nonaka, Yoshiya; Denda, Akihiro; Uesaka, Gakuji; Sakamoto, Yuji; Nii, Noritaka; Satou, Masahiro; Endo, Kazuaki; Kato, Hiroki; Sugino, Ryouji; Sada, Takeshi; Endo, Koji; Nishigata, Junko; Ishiyama, Kunihiro; Morita, Kenji (2002). "HDD-DEH のソフトウェア開発" [ Desarrollo de software de reproductor de CD/MP3/Memory Stick con HDD ] (PDF) . I + D pionero (en japonés). 12 (3). Pioneer Corporation: 26– 38. Resumen: Desarrollamos este producto que incluye nuevas funciones, CD (incluye reproducción de MP3CD), MagicGate Memory Stick (grabación, reproducción y actualización) y HDD (grabación y reproducción), por primera vez como producto de audio para automóvil. Este producto, destinado al mercado mundial, se presenta en formato 1DIN e incluye funciones estándar (sintonizador AM/FM, amplificador MOS-FET de 50 W x 4 canales, pantalla OrganicEL y DSP de control de campo sonoro) y nuevas funcionalidades. Su funcionamiento está diseñado para gestionar fácilmente numerosos archivos de música almacenados en el disco duro. Nos hemos centrado en crear una nueva era del entretenimiento de audio y fuimos los primeros en introducir este sistema en el mercado del audio para automóviles.
  34. ↑ "V850ES/SA2, V850ES/SA3" . Renesas Electronics . Archivado del original el 27 de enero de 2018.
  35. ↑ Kochkov, A. (octubre de 2014). "Inversión de firmware usando radare2 [ H2HC ] " (PDF) .
  36. ↑ Folleto del entorno de desarrollo de la serie V850 (PDF) (ed. 5.00 ). Renesas. 1 de febrero de 2006. Archivado del original (PDF) el 14 de febrero de 2018. 
  37. ↑ "V850E2/Px4" . Renesas Electronics .
  38. ↑ Matsuyama, Hideki (18 de abril de 2003). V850E2: La plataforma de CPU de alto rendimiento que permite diversos sistemas de aplicaciones con configuraciones de memoria flexibles . COOL Chips VI.
  39. 1 2 "Familia V850" . Renesas Electronics .
  40. ↑ "Familia RH850 (solo para automoción)" . Renesas Electronics .
  41. 1 2 "Aviso de marca registrada" . www.renesas.com . Renesas.
  42. ↑ "Solicitud de marca registrada T2001-067573" . 25/07/2001. Resultado: solicitud rechazada.
  43. ↑ "Microcontrolador integrado V850" . www.tmdn.org . 18/12/2004. Resultado: solicitud rechazada.
  44. ↑ Schmerling, Holger (2006). "Controlador AUTOSAR FlexRay ya disponible para microcontroladores" (PDF) . System@IC News . 2006 (4). NEC Electronics: 3. S2CID 15509410. Archivado del original (PDF) el 2 de marzo de 2018. 
  45. ↑ V850E/PH2: Hardware (PDF) (ed. 1.00 ). NEC Electronics. Enero de 2007. pág. 33.  
  46. ↑ Rápida comercialización con Renesas Synergy Platform y Cool Phoenix 3 (PDF) (ed. 1.00 ). Renesas. Octubre de 2016. Archivado del original (PDF) el 2 de marzo de 2018. 
  47. ↑ "TMVIEW: PHOENIX 3" . www.tmdn.org .
  48. 1 2 3 4 5 6 Arquitectura de microcontrolador de un solo chip de 32 bits de la familia V850 (PDF) (7.ª ed.). Renesas Electronics. Marzo de 2001. Archivado del original (PDF) el 27 de enero de 2018. Error de cita: Parámetro desconocido "<ref" en <ref>la etiqueta; los parámetros admitidos son dir, follow, group, name (consulte la página de ayuda ).
  49. ^ "RH何某というのはSHのコアなのですか？" [ ¿Algo RH emplea núcleo SH? ] . Renesas Rulz - Japón (en japonés). Electrónica Renesas. 2017-03-29. Archivado desde el original el 5 de febrero de 2018.
  50. ↑ "¿Alguien podría indicarme las principales diferencias entre las familias RH850 y V850 ? | Herramientas GNU" . gcc-renesas.com . Archivado del original el 5 de febrero de 2018. 
  51. ↑ «PC-FXGA – WIP» . Súper CD·Rom 2 en GoGo . 2015-12-13.
  52. 1 2 3 4 5 Arquitectura de microprocesador de 32 bits de la familia V810 (PDF) (1.ª ed.). NEC Corporation. Octubre de 1995. Archivado del original (PDF) el 23 de diciembre de 2016. Consultado el 2 de febrero de 2018 . 
  53. 1 2 3 "Un compilador GCC más reciente. « Virtual Boy Development Board « Foro « Planet Virtual Boy" . www.planetvb.com . Archivado del original el 27-01-2018.   
  54. 1 2 Pioneer (01/02/2007). Manual de servicio del sistema de audio para automóvil Pioneer AVIC-D3 . pág. 262. 
  55. ↑ Renesas (1999-04-01). Manual de usuario preliminar del microprocesador de 32 bits V832 uPD705102 . pág. 27. 
  56. ↑ "ESTADO DEL PRODUCTO Y LISTA DE PRODUCTOS QUE SE DESCONTINÚAN MARZO DE 2004" (PDF) . NEC Electronics (Europe) GmbH . 1 de marzo de 2004. pág. 11. Archivado del original (PDF) el 13 de abril de 2004. 
  57. ↑ Suzuki, Hiroaki; Suzuki, Chika; Kimura, Akiko; Sato, Syoichiro; Ide, Syuichi; Sakanaka, Yasuhide (1993-01-22). "Un microprocesador RISC de 32 bits V810 y sus técnicas de diseño" (PDF) . Informes técnicos SIG SLDM . 1992-SLDM-065 (en japonés). 1993 (6). Sociedad de Procesamiento de la Información de Japón: 155–162 . AA11451459. Resumen: En este artículo se describe un microprocesador RISC avanzado de 32 bits para controles embebidos; V810 y su técnica de diseño. El V810 se fabrica utilizando tecnología de proceso de doble capa metálica CMOS de 0,8 μm para integrar 240.000 transistores en un chip de 7,7 × 7,7 mm² . En el diseño del V810, utilizamos técnicas de automatización del diseño. El V810 fue analizado para comprobar su corrección lógica y sus restricciones de temporización antes de su fabricación. Finalmente, el V810 ejecutó correctamente las pruebas de rendimiento realtime-OS y SPEC en los primeros chips.
  58. ↑ Akaboshi, Hiroki; Yasuura, Hiroto (8 de marzo de 1995). "Comparación de diseño de lenguajes de descripción de hardware en nivel RT" (PDF) . IPSJ SIG Notes (en japonés). 1995 (24 (1994-SLDM-074)). Sociedad de Procesamiento de la Información de Japón: 57– 64. Recuperado el 23 de septiembre de 2022. Resumen: El progreso de la síntesis lógica/de diseño permite diseñar circuitos mediante lenguajes de descripción de hardware (HDL). Cuando un circuito diseñado es pequeño, se sintetiza automáticamente a partir de la descripción HDL. En este artículo, para aclarar qué tipo de problemas existen al diseñar un circuito grande como un procesador, diseñamos un procesador y algunos de sus componentes mediante HDL en nivel RT y evaluamos los circuitos sintetizados por una herramienta de síntesis lógica/de diseño.
  59. ↑ Tamura, KA (1989). "Localización de errores funcionales en circuitos lógicos" (PDF) . Actas de la 26.ª conferencia ACM/IEEE de 1989 sobre automatización del diseño - DAC '89 . págs. 185–191 . doi : 10.1145/74382.74414 . ISBN  0-89791-310-8. S2CID 2364060 . 
  60. ↑ Kato, S.; Sasaki, T. (1983). «FDL: Un lenguaje de descripción del comportamiento estructural». Lenguajes de descripción de hardware informático y sus aplicaciones: Actas del Sexto Simposio Internacional sobre Lenguajes de descripción de hardware informático y sus aplicaciones, Grupo de Trabajo 10.2 de la IFIP . Elsevier Science. págs. 137–152 . ISBN  978-0-444-86633-2.
  61. ^ Yano, Yoichi (abril de 2012). "32ビット・マイコン「V60」開発物語" [ Historia de desarrollo del V60; un microprocesador de 32 bits ] (PDF) . Encor (en japonés) (75). Sociedad de especialistas de la industria de semiconductores: 17–20 .
  62. ↑ Sutherland, Stuart (2013). The Verilog PLI Handbook: A User's Guide and Comprehensive Reference on the Verilog Programming Language Interface . Springer Science & Business Media. p. 3. ISBN  978-1-4615-5017-4.
  63. ^ Inasaka, junio; Ikeda, Rikikazu; Umezawa, Kazuhiko; Yoshikawa, Ko; Yamada, Shitaka; Kitawaki, Shigemune (enero de 2003). "Tecnología de hardware del simulador terrestre" (PDF) . Investigación y desarrollo de NEC . Arquitectura y Hardware para HPC. 44 (1): 27-36 .
  64. ↑ "Marcas registradas" . www.mentor.com . Mentor Graphics. Archivado del original el 4 de febrero de 2018.
  65. ↑ "Mentor Graphics y Pyxis Technology" . www.mentor.com . Mentor Graphics. Archivado del original el 9 de agosto de 2019.
  66. ↑ "Tutoriales de diseño de circuitos integrados a escala nanométrica – Universidad de Santa Clara" . www.mentor.com . Universidad de Santa Clara. Archivado del original el 4 de febrero de 2018.
  67. ↑ Jansen, Dirk (23 de febrero de 2010). Manual de automatización del diseño electrónico . Springer Science & Business Media. pág. 54. ISBN  978-0-387-73543-6Design Architect de Mentor Graphics Corporation con los programas NETED y SYMED. Este sistema es el más universal de los tres [3.3]. Se utiliza la versión C1 en HP Unix V10.20 (abreviatura MENTOR).
  68. ↑ CB-C8 ASIC CMOS BASADO EN CELDAS DE 3 VOLTIOS Y 0,5 MICRAS (PDF) (Informe). NEC. Julio de 1994. pág. 7. Consultado el 23 de septiembre de 2022 . 
  69. ↑ Harlow III, Justin E. (1986). Lo que todo ingeniero debería saber sobre las estaciones de trabajo de ingeniería . CRC Press. pág. 47. ISBN  978-0-8247-7509-4.
  70. ↑ Kang, Sungho. "Verificación I" (PDF) . Universidad de Yonsei.
  71. ↑ Takasaki, S.; Sasaki, T.; Nomizu, N.; Ishikura, H.; Koike, N. (1986). "HAL II: Un sistema de simulación lógica de hardware de nivel mixto" (PDF) . 23.ª Conferencia ACM/IEEE sobre automatización del diseño . págs. 581–587 . doi : 10.1109/DAC.1986.1586146 . ISBN  0-8186-0702-5.
  72. 1 2 3 4 5 6 7 8 9 "Seminario V810" (PDF) . NEC Corporation. 21 de febrero de 1995. Archivado del original (PDF) el 14 de abril de 2016.
  73. ↑ Engblom, Jakob (2003). "Embedded Systems Computer Architecture" (PDF) . Resumen extendido de ESSES 2003. S2CID 15760973. Archivado del original (PDF) el 25 de febrero de 2018. El tamaño del código es un factor importante en la mayoría de los diseños embebidos, y los conjuntos de instrucciones se diseñan y extienden teniendo en cuenta el tamaño del código. De manera bastante típica, la arquitectura NEC V850 utiliza instrucciones de 16, 32, 48 y 64 bits para codificar un conjunto de instrucciones de estilo RISC. La arquitectura ARM y MIPS de 32 bits se ha extendido con conjuntos de instrucciones reducidos de 16 bits para reducir el tamaño del código. Las instrucciones que realizan mucho trabajo, como cargar múltiples valores de la pila, son populares para reducir el tamaño del código. 
  74. ↑ "GCC: Opciones V850" . gcc.gnu.org . Free Software Foundation, Inc.
  75. ^ Kaneko, Hiroaki; Sakurai, Yoshikazu; Nasu, Masaki; Katsuta, Hiroshi; Nagasaki, Kazunori; Hiiragizawa, Yasunori; Sonobe, Satoru; Onishi, Tatsuro; Tokunaga, Kei (marzo de 1995). "高性能・低消費電力動作の32ビットRISCシングルチップマイクロコンピュータV851" [ Alto rendimiento y bajo consumo de energía Microcomputadora de chip único RISC de 32 bits V851. ] . Revista técnica de NEC . Número especial sobre dispositivos semiconductores. (en japonés). 48 (3). NEC Corporation: 42– 48. ISSN 0285-4139 . 
  76. ↑ Yamagata, Yasushi; Ishibashi, Takashi; Sano, Yuichi; Koga, Yoshikazu; Yoshida, Miho; Sugo, Akihisa (abril de 1996). "32 ビ ッ ト RISC マ イ ク ロ コ ン ト ロ ー ラ V853" [ Microcontrolador RISC de 32 bits V853. ] . Revista técnica de NEC . Número especial: Dispositivos semiconductores. (en japonés). 49 (3). Corporación NEC: 55– 60. ISSN 0285-4139 . 
  77. 1 2 Krämer, Michael (21/01/2011). "La última arquitectura RISC de 32 bits para automoción amplía la funcionalidad" . EE Times . Todos los productos V850 son compatibles con versiones anteriores. Como resultado, los componentes sofisticados de hoy en día pueden seguir ejecutando las mismas instrucciones que sus predecesores. La arquitectura ha experimentado mejoras continuas con extensiones al conjunto de instrucciones y hoy ofrece una potencia de cálculo de hasta 2,6 Dhrystone MIPS/MHz. Se pueden lograr mayores aumentos de rendimiento integrando varios de estos núcleos de procesador en un solo chip, lo que proporciona el doble o incluso el cuádruple de potencia de cálculo.
  78. ↑ V850E1 para Arquitectura (PDF) ( ed. 3.01). Renesas. 1 de febrero de 2004. Archivado del original (PDF) el 27 de enero de 2018. 
  79. 1 2 "Primer microcontrolador RISC de 32 bits con memoria flash integrada ofrecido por NEC Electronics. El producto más reciente de la serie V800 de la compañía opera a 33 MHz" . www.thefreelibrary.com (Comunicado de prensa). BUSINESS WIRE. 4 de marzo de 1996. Archivado del original el 26 de febrero de 2018. Consultado el 26 de febrero de 2018 .
  80. ↑ Hoja de datos UPD70F3003A, 70F3025A, 70F3003A(A) (PDF) ( ed. 5.01). Renesas. 1 de agosto de 2005. pág. 37. Archivado del original (PDF) el 26 de febrero de 2018.  
  81. ↑ Matsumoto, Yoichi (1999). "SIGUIENTE PASO: LA ESTRATEGIA DE NEC PARA LOS MICROCOMPUTADORES RISC" (PDF) . NEC Device Technology International . 1999 (5). NEC. Archivado del original (PDF) el 9 de febrero de 2018.
  82. 1 2 "NEC lanza un microcontrolador RISC de un solo chip de 32 bits para aplicaciones móviles de ultrabajo consumo" . www.nec.co.jp (Comunicado de prensa). NEC: Comunicado de prensa. 23 de agosto de 2001.
  83. ↑ "NEC lanza un acelerador Java para microcontroladores RISC V850 de 32 bits" . www.nec.co.jp (Comunicado de prensa). NEC. 15 de noviembre de 2001.
  84. ↑ Aoki, Yayoi (30-11-2001). "US 6,948,034 B2; Método para el uso de una pila" (PDF) . pdfpiw.uspto.gov . La presente invención se refiere a un método para el uso de una pila en un dispositivo acelerador de Java.
  85. ↑ Mine, Kazumasa (21/11/2000). "US 7,200,741 B1: Microprocesador con procesador principal y coprocesador" (PDF) . pdfpiw.uspto.gov . Oficina de Patentes y Marcas de los Estados Unidos. Con esta disposición, el microprocesador puede manejar de forma flexible diversos conjuntos de instrucciones con arquitecturas diferentes, como un conjunto de instrucciones para un lenguaje intérprete para realizar una máquina virtual para Java y un conjunto de instrucciones para emular otro microprocesador.
  86. ↑ "NEC Electronics presenta el microcontrolador V850E2/ME3 de 32 bits para procesamiento en tiempo real de alto rendimiento; el microcontrolador V850 más avanzado permite un rendimiento de 400 MIPS a 200 MHz" . www.thefreelibrary.com (Comunicado de prensa). 2005. Archivado del original el 26 de febrero de 2018. Consultado el 26 de febrero de 2018 .
  87. 1 2 "NEC Electronics presenta la arquitectura de doble núcleo V850E2M de próxima generación para microcontroladores V850 de 32 bits" . www.businesswire.com . Business Wire. 2009-04-20.
  88. ↑ Whytock, Paul (14 de octubre de 2010). "El núcleo de la CPU V850 de 32 bits de próxima generación incorpora soporte SIMD" . Electronic Design .
  89. ↑ Kumura, Takahiro; Taga, Soichiro; Ishiura, Nagisa; Takeuchi, Yoshinori; Imai, Masaharu (2025-04-13). "Método de generación de herramientas de desarrollo de software adecuado para la extensión del conjunto de instrucciones de procesadores embebidos" . IPSJ Transactions on System LSI Design Methodology . 3 : 207–221 . doi : 10.2197/ipsjtsldm.3.207 . ISSN 1882-6687 . 
  90. ↑ Harigai, Hisao; Kusuda, Masahiro; Kojima, Shingo; Moriyama, Masatoshi; Ienaga, Takashi; Yano, Yoichi (1992-10-22). "Un microprocesador RISC de 32 bits de bajo consumo de energía y funcionamiento a bajo voltaje" (PDF) . Informes técnicos de SIG ARC (en japonés). 1992 (82 (1992-ARC-096)). Sociedad de Procesamiento de la Información de Japón: 41– 48. AN10096105. Resumen: En este artículo se presenta un microprocesador RISC avanzado de 32 bits para control embebido; V810. El V810 tiene alto rendimiento y funciones específicas para aplicaciones. El V810 disipa menos energía que cualquier otro chip RISC. El V810 es el primer microprocesador RISC de 32 bits que funciona a 2,2 V. El chip V810 se fabrica utilizando tecnología de proceso de doble capa metálica CMOS de 0,8 μm para integrar 240.000 transistores en un chip de 7,7 × 7,7 mm² .
  91. ^ Kusuda, Masahiro; Hirai, Miho; Suzuki, Hiroaki; Daito, Masayuki; Suzuki, Chika; Kimura, Akiko; Demura, Shigeki; Ishibashi, Takashi; Sato, Syoichiro (septiembre de 1992). "低消費電力・低電圧動作のオリジナル32ビットRISCマイクロプロセッサV810" [ V810: bajo consumo de energía y funcionamiento de bajo voltaje de 32 bits Microprocesador RISC. ] (imagen/jp2) . Revista técnica de NEC (en japonés). 45 (8). NEC Corporation: 66–73 . ISSN 0285-4139 . 000000018731. 
  92. ^ Kuwata , Takaaki .​ "ロジックプロセス シリコンロジックプロセス ロジックプロセスの開発ものがたり" [ Historia del desarrollo del silicio proceso lógico ] (PDF) (en japonés). Museo de Historia de Semiconductores de Japón . Consultado el 23 de septiembre de 2022 .
  93. ↑ Hardware del microcontrolador de un solo chip de 32 bits V850/SA1 (ed. 4.01 ). Renesas. Agosto de 2005. 
  94. ↑ OCHI, MASATOSHI; ISHIKAWA, HIROTAKA; TSUJI, NOBUHIRO; TAKEDA, MITSURU; SUTO, SHIN'ICHI; ISHIKAWA, TATSUYA (23 de marzo de 2001). "32ビットRISCマイクロコントローラV850/SBXのEMIノイズ低減" [ Reducción de ruido EMI del microcontrolador RISC de 32 bits V850/SBX. ] . Revista técnica de NEC (en japonés). 54 (3). CNE: 41– 44. ISSN 0285-4139 . 
  95. ↑ Hardware de los microcontroladores de un solo chip de 32 bits V850ES/SA2 y V850ES/SA3 (PDF) (ed. 2.01 ). Reneas. Agosto de 2005. 
  96. 1 2 V850ES/JG3-L Manual del usuario: Hardware (PDF) (ed. 9.00 ). Renesas. 14-03-2014. 
  97. 1 2 "NEC anuncia nueva tecnología de proceso para los LSI de sistema más avanzados del mundo: la primera tecnología de proceso de 0,13 micras del mundo" . www.nec.co.jp (Comunicado de prensa). 4 de octubre de 1999. Archivado del original el 5 de febrero de 2003.
  98. ↑ "RH850 y RL78: la próxima generación de microcontroladores para automoción" . slideplayer.com .
  99. ↑ "Uso de la colección de compiladores GNU (GCC): Opciones V850" . gcc.gnu.org .
  100. 1 2 "民生用マルチメディア機器向け３２ビットオリジナルＲＩＳＣ型マイクロプロセッサの発売について～周辺機能を内蔵した３２／１６ビット・マイクロプロセッサの製品化～" [ Lanzamiento del original Microprocesador RISC de 32 bits para dispositivos multimedia de consumo - Comercialización de microprocesadores de 32/16 bits con funciones periféricas integradas - ] . www.nec.co.jp (Comunicado de prensa) (en japonés). 22 de marzo de 1995. Consultado el 5 de febrero de 2018 .
  101. ↑ "Resumen de la arquitectura V810" (PDF) . www.planetvb.com . Planet Virtual Boy. Archivado del original (PDF) el 24 de junio de 2017. Del seminario V810.
  102. 1 2 3 Suzuki, Hiroaki; Sakai, Toshichika; Harigai, Hisao; Yano, Yoichi (1995-04-25). "Un microprocesador CMOS de 32 bits de 0,9 V y 2,5 MHz" . IEICE Transactions on Electronics . E78-C (4): 389–393 . ISSN 0916-8516 . Recuperado el 2018-01-09 . Resumen: Un microprocesador RISC de 32 bits "V810" que tiene una estructura de pipeline de 5 etapas y una caché de instrucciones de mapeo directo de 1 Kbyte realiza una operación de 2,5 MHz a 0,9 V con un consumo de energía de 2,0 mW. El voltaje de alimentación se puede reducir a 0,75 V. Para superar el estrecho margen de ruido, todas las señales se configuran para tener una oscilación de riel a riel mediante la técnica de circuito pseudoestático. El chip se fabrica mediante una tecnología de proceso CMOS de doble capa metálica de 0,8 μm para integrar 240.000 transistores en un chip de 7,4 × 7,1 mm.   
  103. 1 2 Turley, Jim (2 de junio de 1997). "NEC V830 agrega velocidad, nuevas instrucciones" (PDF) . Microprocessor Report . Archivado (PDF) del original el 24 de abril de 2024. Recuperado el 24 de abril de 2024 .
  104. 1 2 Nakayama, Naoko; Tsukamoto, Hirokazu. "MICROPROCESADOR RISC DE ALTO RENDIMIENTO DE 32 BITS V832" (PDF) . NEC Device Technology International . 1998 (51). NEC. Archivado del original (PDF) el 10 de febrero de 2018.
  105. ^ Nadehara, Kouhei; Kuroda, Ichiro; Daito, Masayuki; Nakayama, Takashi (1 de diciembre de 1995). "RISC multimedia de bajo consumo". Micro IEEE . 15 (6): 20– 29. Bibcode : 1995IMicr..15f..20N . doi : 10.1109/40.476255 .
  106. 1 2 "Carta de producto de la familia V850 – V851" (PDF) . datasheetarchive.com . NEC.
  107. 1 2 "Carta de producto de la familia V850 – V853" (PDF) . datasheetarchive.com . NEC.
  108. 1 2 "世界で初めてフラッシュメモリを内蔵した３２ビッ" . www.nec.co.jp (Comunicado de prensa). 12 de marzo de 1996 . Consultado el 1 de febrero de 2018 .
  109. 1 2 "NEC lanza microcontroladores RISC de un solo chip de 32 bits que incorporan memoria flash de 3,3 V y funcionan a 40 MHz" . www.nec.co.jp (Comunicado de prensa). 8 de abril de 1997. Archivado del original el 18 de abril de 2002.
  110. 1 2 "Especificaciones principales del núcleo de la CPU V850E" . www.nec.co.jp (Comunicado de prensa). 8 de abril de 1997.
  111. 1 2 3 4 5 Kimura, Akira (Primavera de 2000). "NÚCLEO DE CPU PARA EL SISTEMA LSI V850E/V R 4120A" (PDF) . NEC Device Technology International . 2000 (57). Archivado del original (PDF) el 7 de febrero de 2018.
  112. 1 2 "ESPECIFICACIONES DEL KIT-NB85E-TP (-H)" . Midas lab inc.
  113. 1 2 3 4 "ESPECIFICACIONES DEL KIT-NA85E2-TP (-H)" . www.midas.co.jp . Midas lab inc.
  114. 1 2 3 4 5 6 SAKURAI, Yoshikazu; SUZUK, Hiroaki; MAEMURA, Kouji; TAKAKURA, Satoshi (diciembre de 2006). "Estado actual de la CPU integrada en el diseño de SoC" (PDF) . NEC Technical . 1 (5): 38– 41.
  115. 1 2 "Renesas Electronics anuncia el desarrollo del núcleo de CPU V850 de 32 bits de próxima generación con soporte SIMD que proporciona un procesamiento de señal mejorado" . Renesas Electronics . 1 de octubre de 2010.
  116. 1 2 3 4 5 Manual de diseño: Biblioteca principal de tipo CB-9 Familia VX/VM (PDF) (5.ª ed.). NEC. Archivado del original (PDF) el 11 de febrero de 2018. 
  117. ^ Sugimoto , Hideki; Sakairi, Tetsuya; Matoba, Shoichiro; Akaike, Yukihiki; Matsuyama, Hideki (marzo de 1998). "32ビットCPU RISC V850E搭載コア「NA85E」" [ Núcleo de CPU RISC de 32 bits "NA85E". ] . Revista técnica de NEC . Número especial: Dispositivos semiconductores. Dispositivos semiconductores para sistemas informáticos. Microcomputadoras. (en japonés). 51 (3): 36– 39. ISSN 0285-4139 . 
  118. ^ Sugimoto , Hideki; Ikeuchi, Tooru (30 de marzo de 2000). "32ビツトCPU RISC V850E搭載コア「NB85E」 Núcleo de CPU RISC de 32 bits "NB85E"" [ Núcleo de CPU RISC de 32 bits "NB85E". ] . Revista técnica de NEC . Número especial: Dispositivos semiconductores; Tecnología básica (en japonés). 53 (4). NEC: 159– 162. ISSN 0285-4139 . 200902106221942927. 
  119. ^ Sugimoto, Hideki (23 de marzo de 2001). "CPU RISC プ ロ セ ッ サ Nx85E2" [ Procesador RISC CPU Nx85E2. ] . Revista técnica de NEC (en japonés). 54 (3). CNE: 30– 33. ISSN 0285-4139 . 
  120. ↑ "dNTSC" . El diccionario gratuito .
  121. ↑ Simovich, Slobodan; Radivojevic, Ivan P.; Endres, TJ; Bentson, Tom; Bingham, Ray; Blair, Tony; Cowling, Tom; Eylander, Mark; Fagan, Rory; Long, Chris; Longino, Jim; Olson, Dan; Subia, Rollen; Whitcomb, Doug (2003). ReX: Un sistema receptor dNTSC en chip (PDF) . HotChips15. HotChips. págs. 9–10 . Archivado del original (PDF) el 23-04-2016 . Recuperado el 25-02-2018 . 
  122. ↑ NEC Electronics (julio de 2004). Arquitectura del núcleo del microprocesador V850E2 de 32 bits (PDF) (Edición preliminar ). págs. 230–233 . Archivado del original (PDF) el 27 de enero de 2018.  
  123. ↑ "Restricciones de uso de los microcontroladores V850/ME3 de 32 bits" (PDF) . 2 de noviembre de 2006. Archivado del original (PDF) el 3 de febrero de 2018.
  124. 1 2 "NEC rompe la barrera de 0,10 micras con la familia de circuitos integrados basados ​​en celdas CB-130 y la tecnología de proceso UX5" . www.nec.co.jp (Comunicado de prensa). 30 de octubre de 2000.
  125. 1 2 "Lista de productos principales y especificaciones para CB-130" . www.nec.co.jp. 30 de octubre de 2000. Archivado del original el 11 de marzo de 2002.
  126. 1 2 "NEC otorga licencia del núcleo del microprocesador V850E a Synopsys: el acuerdo proporciona a 25.000 diseñadores registrados en Synopsys acceso al núcleo de la CPU para el desarrollo de SoC" . nec.co.jp (Comunicado de prensa). NEC Corporation. 1 de octubre de 2010.
  127. 1 2 "La propiedad intelectual DesignWare de Synopsys permite una fundición de diseño de SoC de servicio completo para Global UniChip" . Synopsys (Comunicado de prensa).
  128. ↑ "V851 NÚCLEO DE MICROCONTROLADOR RISC DE 32 BITS" (PDF) . 4donline.ihs.com . NEC. 1998. Archivado del original (PDF) el 7 de febrero de 2018.
  129. ↑ "V853 NÚCLEO DE MICROCONTROLADOR DE 32 BITS" (PDF) . 4donline.ihs.com . NEC. 1997. Archivado del original (PDF) el 7 de febrero de 2018.
  130. 1 2 3 4 5 6 7 8 9 Manual de usuario PARTNER Serie V800 "NB85E-TP Edición parcial" (PDF) (ed. 2.13 ). Midas Lab. Inc. 10-12-2003. 
  131. 1 2 3 4 5 6 7 8 Manual del usuario del KIT-NB85E-TP (PDF) (ed. 3.14 ). Midas Lab. Co., Ltd. 12 de mayo de 2003. 
  132. 1 2 3 4 5 6 7 8 9 10 Kimura, Akira (2000). "CPU NORE FOR SYSTEM LSI V850E/VR4120A" (PDF) . NEC Device Technology International . 2000 (57). NEC. Archivado del original (PDF) el 7 de febrero de 2018.
  133. 1 2 3 4 Hardware del núcleo del microprocesador de 32 bits NU85E: NU85E, NU85EA (PDF) (3.ª ed.). NEC. Marzo de 2002. Archivado del original (PDF) el 5 de febrero de 2018. 
  134. 1 2 3 Controlador de memoria NT85E500, NDT85E500V10, NT85E502 (PDF) (3.ª ed.). NEC. Septiembre de 2002. Archivado del original (PDF) el 8 de febrero de 2018. 
  135. 1 2 3 4 5 Controlador de memoria NA85E535, NBA85E535Vxx (PDF) (2.ª ed.). NEC. Octubre de 2002. Archivado del original (PDF) el 5 de febrero de 2018. 
  136. ^ KIT -NA85E2-TP(-H) ユーザーズ・マニュアル(PDF) (en japonés). Laboratorio Midas. Co., Ltd. 2006-01-05. pag. 1.00. 
  137. ↑ "NEC reduce la longitud de puerta a menos de 0,10 micras | EE Times" . EE Times . 31 de octubre de 2000. NEC también proporcionará CPU V850E y VRx desarrolladas internamente, aunque Mabuchi dijo que cree que NEC necesitará licenciar el núcleo ARM9 para abordar el mercado de terminales móviles.
  138. ↑ Matsui, Kenji. "PLATAFORMA DE REFERENCIA PARA MICROCOMPUTADORAS RISC" (PDF) . NEC Device Technology International . 2000 (58). NEC. Archivado del original (PDF) el 10 de febrero de 2018.
  139. ↑ "NEC Electronics alcanza un hito clave en la iniciativa ACE-2; reduce el tiempo de respuesta a nivel de sistema en más del 30 por ciento. La compañía también presenta la segunda fase de su metodología de diseño de sistemas abiertos" . www.nec.co.jp (Comunicado de prensa). NEC: Comunicado de prensa. 15 de mayo de 2000.
  140. ^ Nishiguchi, Nobuyuki (2 de febrero de 2001). "システムLSIの未来は、NECが拓く –設計環境の現状と今後–" [ Entornos de diseño del sistema LSI, hoy y el futuro ] (PDF) (en japonés). Corporación NEC. Archivado desde el original (PDF) el 2 de febrero de 2018.
  141. ^ YAMADA, Kazuo; NISHIMOTO, Hiroaki; DAITO, Masayuki; ONO, Hirohiko (diciembre de 2007). "Verificación del diseño del procesador mediante el emulador híbrido" (PDF) . Revista técnica de NEC . 2 (4): 51-55 .
  142. ↑ "Placa de evaluación PFESiP EP-1" . datasheetarchive.com (en japonés). Renesas. Agosto de 2008.
  143. ^ Placa de evaluación PFESiP EP-1 Lite 技術情報編(PDF) (en japonés) (1ª ed.). Electrónica Renesas. Septiembre de 2008. A19354JJ1V1UM00 
  144. ↑ "PFESiP (Plataforma para sistema embebido en un paquete) Serie EP EP-3" (PDF) (en japonés). Renesas. Mayo de 2010. Núcleo de CPU V850E2M, funcionamiento a 266 MHz como máximo.
  145. ↑ "Diseños de referencia de chips complementarios FPGA" . www.logicbricks.com .
  146. ↑ " Los kits de desarrollo Xylon logiCRAFT-CC aceleran el desarrollo de chips complementarios FPGA para procesadores integrados populares" . www.chipestimate.com
  147. ↑ "Renesas Electronics presenta la serie de microcontroladores V850 de cuarta generación con 74 dispositivos individuales para aplicaciones de carrocería, tablero, chasis y seguridad en automóviles" (Comunicado de prensa). Renesas. 4 de noviembre de 2010.
  148. ↑ "Renesas - Nuevos microcontroladores para carrocería, salpicadero, chasis y aplicaciones de seguridad en automóviles" . www.electropages.com . Archivado del original el 26 de julio de 2013.
  149. ↑ "V850ES/Fx3" . Renesas Electronics . Consultado el 28 de enero de 2018 .
  150. ↑ "MCU de 32 bits de ultrabajo consumo de la serie V850E2/Jx4: migración desde MCU V850ES/Jx3" (PDF) . Renesas .
  151. ↑ "MCU de 32 bits de ultrabajo consumo de la serie V850/Jx4" (PDF) . Renesas . Marzo de 2012.
  152. ↑ Yano, Y.; Koumoto, Y.; Sato, Y. (1988). "Microprocesador V60/V70 y sus funciones de soporte de sistemas" . Resumen de ponencias. COMPCON Primavera 88 Trigésimo tercera Conferencia Internacional de la Sociedad de Computación del IEEE . págs. 36–42 . doi : 10.1109/CMPCON.1988.4824 . ISBN  0-8186-0828-5. S2CID 9186701 . 
  153. ↑ Mizuhashi, Yukiko; Teramoto, Msanoro (agosto de 1989). "Sistema operativo UNIX en tiempo real: RX-UX 832". Microprocesamiento y Microprogramación . 27 ( 1– 5): 533– 538. doi : 10.1016/0165-6074(89)90105-1 . Resumen: Este artículo describe los requisitos para sistemas operativos UNIX en tiempo real, el concepto de diseño y la implementación del sistema operativo UNIX en tiempo real RX-UX 832 para el microprocesador v60/v70, que son microprocesadores de 32 bits de NEC. RX-UX 832 se implementa adoptando la estructura de bloques de construcción, compuesta por tres módulos: núcleo en tiempo real, servidor de archivos y supervisor Unix. Para garantizar una responsabilidad en tiempo real, se introdujeron varias mejoras, tales como, esquema de planificación de tareas de prioridad fija, sistema de archivos de bloques contiguos y funciones tolerantes a fallos. De este modo, el RX-UX 832 permite a los diseñadores de sistemas utilizar el estándar Unix como interfaz hombre-máquina para construir sistemas tolerantes a fallos con una operatividad sofisticada y proporciona aplicaciones de software de alta calidad en los microchips de alto rendimiento.
  154. ↑ Norihisa Suzuki (enero de 1992). Multiprocesamiento con memoria compartida . MIT Press. pág. 195. ISBN  978-0-262-19322-1.
  155. ↑ "Biblioteca Synopsys DesignWare de propiedad intelectual de diseño y verificación" . www.synopsys.com . Consultado el 29 de enero de 2018 .
  156. ↑ "Lucent Technologies obtiene la licencia del núcleo del microcontrolador de la familia V850 de 32 bits de NEC | EE Times" . EE Times . 16 de diciembre de 1997.
  157. ↑ "Relaciones corporativas: Intel y Sun anuncian alianza. NEC y Lucent firman acuerdo. Seagate y Compaq firman acuerdo de desarrollo" . HPCwire . 19 de diciembre de 1997.
  158. ↑ "Texas Instruments amplía su cartera de productos SLI TimeBuilder™ basados ​​en DSP con la licencia de la arquitectura de procesador integrado V850E de NEC" (Comunicado de prensa). NEC. 29 de marzo de 1999.
  159. ↑ "組み込みニュース" [ Noticias incorporadas ] . www.kumikomi.net (en japonés). 2001-10-01.
  160. 1 2 3 4 5 6 NEC (febrero de 2006). "Entorno de desarrollo de la serie V850" (PDF) . Archivado del original (PDF) el 28 de enero de 2018. Recuperado el 28 de enero de 2018 .
  161. ↑ "NEC Electronics y Renesas integrarán sus operaciones comerciales para la creación de la tercera mayor empresa de semiconductores del mundo" (Comunicado de prensa). NEC Corporation. 27 de abril de 2009.
  162. ^ "組み込みCPU対応コンパイラexeGCCの新バージョンを発表" . www.kmckk.co.jp (en japonés). Microcomputadora de Kioto. 2008-11-12.
  163. ^ "組み込み用GNU Cコンパイラ exeGCC" [ exeGCC: compilador GNU C para objetivos integrados ] . www.kmckk.co.jp (en japonés).
  164. 1 2 D. Jeff Dionne; Michael Durrant. "Proyecto de Linux embebido/microcontrolador" . uClinux . Archivado del original el 12 de febrero de 2017. Recuperado el 26 de enero de 2018 .
  165. 1 2 "Linux_2_6_27 - ​​Linux Kernel Newbies" . kernelnewbies.org .
  166. ↑ Bunk, Adrian; Torvalds, Linus (24-07-2008). "Eliminar el puerto v850" . git.kernel.org . Intentar compilar el puerto v850 genera muchos errores de compilación; uno de ellos existe al menos desde el kernel 2.6.19. Además, parece que nadie está dispuesto a restaurar este puerto para que vuelva a ser utilizable. Por lo tanto, este parche elimina el puerto v850. Si alguien decide revivir el puerto v850, el código seguirá estando disponible en kernels anteriores, y no sería imposible que el puerto volviera a integrarse en el kernel si se volviera a mantener activamente.
  167. ↑ "Resultados de búsqueda para: lsi.nec.co.jp" . Registros de cambios del kernel de Linux . 6 de febrero de 2018.
  168. ↑ "uCLinux" . www.ic.nec.co.jp/micro/uclinux/ . Falta el enlace para <www.ic.nec.co.jp/micro/uclinux/>
  169. ↑ "(24) Miles Bader | LinkedIn" .
  170. 1 2 "Núcleo | Proyecto de código abierto de Android" . Proyecto de código abierto de Android .
  171. ↑ "Procesador" (PDF) . oss.renesas.com . Archivado del original (PDF) el 29/10/2015.
  172. ↑ "Sistema" (PDF) . oss.renesas.com . Archivado del original (PDF) el 29/10/2015.
  173. ↑ "arch - kernel/git/stable/linux-stable.git - Árbol estable del kernel de Linux" . git.kernel.org .
  174. ↑ "Resultados de búsqueda para: sh3 renesas.com" . Registros de cambios del kernel de Linux .
  175. ↑ "Resultados de búsqueda para: m32r renesas.com" . Registros de cambios del kernel de Linux .
  176. ↑ "Página principal de Newlib" . sourceware.org . Red Hat, Inc.
  177. ↑ Clifton, Nick (31 de enero de 2013). "RFA: V850: Extender crt0.S para la variante de arquitectura V850 e3v5" . newlib (Lista de correo).
  178. ↑ "newlib/libc/sys/sysnecv850/crt0.S" . chromium.googlesource.com . - native_client/nacl-newlib - Git en Google.
  179. ↑ "libgloss/v850/crt0.S" . chromium.googlesource.com . - native_client/nacl-newlib - Git en Google.
  180. ↑ "Biblioteca de punto flotante V85x V850 rápida IEEE 754 sin regalías" . www.smxrtos.com . Micro Digital.
  181. ↑ Wiki de GCC. "Punto flotante por software" . gcc.gnu.org . Free Software Foundation, Inc.
  182. ↑ "Tipos de coma flotante decimal" . gcc.gnu.org . Free Software Foundation, Inc. pág. 6.13. 
  183. ↑ "RI850MP Sistema operativo en tiempo real para V850E2M Dual Core" . Renesas Electronics .
  184. ↑ "RI850V4 V2 Sistema operativo en tiempo real para la familia RH850" . Renesas Electronics .
  185. ↑ "RI850V4 V1 Sistema operativo en tiempo real para la familia V850" . Renesas Electronics America .
  186. ^ Matsuo, Tomoyuk (15 de enero de 2004). "V850依存部について" [ Con respecto a la parte dependiente de V850 ] . (toppers-users 1336) (Lista de correo) (en japonés).
  187. ↑ "TOPPERS / Historial de actualizaciones del kernel JSP" . www.toppers.jp .
  188. ↑ "OS" . www.aicp.co.jp (en japonés). AI Corporation. Archivado del original el 6 de marzo de 2016.
  189. ↑ «Foro TRON» . www.tron.org .
  190. ↑ " Sistemas Operativos en Tiempo Real | eSOL - Desarrollador de sistemas operativos embebidos en tiempo real" . www.esol.com
  191. ↑ " RTOS T-Kernel extendido | eSOL - Desarrollador de sistemas operativos embebidos en tiempo real" . www.esol.com
  192. ↑ Aoki, Toshiaki (2016-03-21). Nakajima, Shin; Talpin, Jean-Pierre; Toyoshima, Masumi; Yu, Huafeng (eds.). "Aplicación práctica de métodos formales a sistemas automotrices" (PDF) . Informe de la reunión NII Shonan . Modelado, análisis y verificación centrados en la arquitectura de sistemas ciberfísicos. 2016 (5): 16. ISSN 2186-7437 . Archivado del original (PDF) el 2018-02-25 . Recuperado el 2018-02-25 . 
  193. ↑ «RH850ファミリ用リアルタイムOS [ RV850 ] » . Electrónica Renesas (en japonés).
  194. ↑ "ETAS - RTA-OS - Productos de software RTA - Productos y sistemas de software - Búsqueda de productos - Productos ETAS" . www.etas.com . 18 de diciembre de 2008.
  195. ↑ "RTA-OSEK NEC V850E Series con el compilador Green Hills" (PDF) . ETAS.
  196. ↑ "Software OSEK 2.2 de Accelerated Technology certificado para familias de procesadores de ARM, Infineon, Motorola y NEC" . www.thefreelibrary.com (Comunicado de prensa). Archivado del original el 17 de junio de 2018. Consultado el 28 de febrero de 2018 .
  197. ↑ "EB tresos Safety OS es compatible con HighTec Toolchain - HighTec EDV-Systeme GmbH" . www.hightec-rt.com .
  198. ↑ "PROYECTO TOPPERS/AUTOSAR" . www.toppers.jp (en japonés).
  199. ↑ "eSOL lanza eMCOS , un sistema operativo en tiempo real escalable compatible con POSIX | eSOL - Desarrollador de sistemas operativos embebidos en tiempo real" . www.esol.com
  200. ↑ "Virtualización integrada" . www.sysgo.com . SYSGO AG.
  201. ↑ "Certificación de seguridad" . www.sysgo.com . SYSGO AG. Archivado del original el 12 de agosto de 2018. Consultado el 2 de febrero de 2018 .
  202. ↑ "Soporte de hardware" . www.sysgo.com . SYSGO AG. Archivado del original el 27/10/2016.
  203. ↑ "Solución industrial para el sector automotriz" (PDF) . www.sysgo.com . SYSGO AG. Archivado del original (PDF) el 2 de febrero de 2018. "Hemos desarrollado una tecnología de virtualización para nuestra arquitectura V850 que permite controlar múltiples sistemas en un solo núcleo de CPU sin interferencias mutuas, lo que posibilita un control compuesto y de alta velocidad para maquinaria industrial y automotriz, donde el tiempo real es esencial. SYSGO nos permite lograr una arquitectura de CPU escalable con tecnología de virtualización que ayuda a nuestros clientes a construir sistemas de desarrollo flexibles." Michiya Nakamura, Director General, 1.ª División de Negocios de MCU, Renesas Electronic Corporation
  204. ↑ "Sistema operativo en tiempo real para procesadores multinúcleo | eSOL - Desarrollador de sistemas operativos embebidos en tiempo real" . www.esol.com
  205. ↑ "NORTi Professional" . www.mispo.co.jp (en japonés). MiSPO Co., Ltd.
  206. ↑ "embOS V850 NEC" . SEGGER - Los expertos en sistemas embebidos .
  207. ↑ "embOS V850 GreenHills" . SEGGER - Los expertos en sistemas embebidos .
  208. ↑ «embOS V850 IAR» . SEGGER: los expertos integrados .
  209. ↑ "世界で初めてフラッシュメモリを内蔵した３２ビッ" . www.nec.co.jp (Comunicado de prensa) (en japonés). NEC: comunicado de prensa. 12 de marzo de 1996.
  210. ↑ Matsui, Kenji. "Entorno de desarrollo de microcomputadoras" (PDF) . NEC Device Technology International . 2000 (71). NEC Corporation. Archivado del original (PDF) el 10 de febrero de 2018.
  211. ↑ "Soporte para semiconductores " . www.mentor.com
  212. ↑ Lapides, Larry (Imperas Software Ltd) (22/10/2012). "Pruebas de software basadas en plataformas virtuales" (PDF) . elearning.renesas.com . Renesas Electronics America Inc.
  213. ↑ "Control de tarjeta de memoria SD" . Renesas Electronics .
  214. ↑ "Opciones V850 - Uso de la colección de compiladores GNU (GCC)" . gcc.gnu.org .
  215. ↑ "Soluciones de software embebido V850 y RH850" . www.ghs.com .
  216. ↑ "gcc/config/v850" . GitHub. 26 de enero de 2018.
  217. ↑ "Desarrollo de NEC V850" (PDF) . Herramientas GNUPro para sistemas embebidos ( ed. 99r1). Cygnus. 1999. 
  218. ↑ "Kyoto Microcomputer: CPUs correspondientes a exeGCC" . www.kmckk.co.jp (en japonés).
  219. ↑ "Comunicado de prensa de exeGCC Rel. 3" . www.kmckk.co.jp (en japonés). Kyoto Microcomputer. 31 de mayo de 2003.
  220. ↑ "Herramientas GNU | Descargar cadenas de herramientas | Renesas V850" . gcc-renesas.com . CyberTHOR Studios, Ltd.
  221. ↑ "Paquete de compilador C para la familia V850" . Renesas Electronics .
  222. ↑ "Restricciones de uso del paquete del compilador C CA850 V850" (PDF) . Renesas Electronics. 13 de septiembre de 2010. Archivado del original (PDF) el 27 de enero de 2018. Consultado el 26 de enero de 2018 .
  223. ↑ "Paquete de software para V850 [ SP850 ] " . Renesas Electronics .
  224. ↑ "Compilador CC-RH, Manual del usuario" (PDF) . Renesas Electronics. 1 de diciembre de 2017. Archivado del original (PDF) el 27 de enero de 2018. Consultado el 27 de enero de 2018 .
  225. ↑ "Soluciones de software embebido V850 y RH850" . www.ghs.com . Green Hills Software.
  226. ↑ "Compiladores optimizadores de Green Hills" . www.ghs.com . Green Hills Software.
  227. ↑ "Herramientas de desarrollo" . www.windriver.com .
  228. ↑ "El compilador Diab de Wind River alcanza el nivel 2 de Automotive SPICE y las nuevas mejoras aceleran el desarrollo de sistemas seguros para vehículos" . www.windriver.com (Comunicado de prensa). Windriver Systems. 4 de noviembre de 2013. Archivado del original el 9 de febrero de 2014. NOTICIAS DESTACADAS • El proceso de desarrollo del compilador Diab de Wind River alcanza la certificación de nivel 2 de capacidad de proceso de Automotive SPICE. • El nuevo kit de cualificación ISO 26262 del compilador Diab de Wind River guía a los clientes en la cualificación del compilador Diab para proyectos relacionados con la seguridad. • El compilador Diab añade compatibilidad con los microcontroladores de la familia Renesas RH850.
  229. ↑ "IAR Embedded Workbench" . www.iar.com . 27 de noviembre de 2020.
  230. ↑ "Renesas RH850 Software Development Toolset - Overview | TASKING" . www.tasking.com .
  231. ↑ "HighTec EDV-Systeme GmbH" . www.hightec-rt.com . Archivado del original el 1 de febrero de 2018.
  232. ↑ "Plataforma de desarrollo HighTec" . www.hightec-rt.com (Comunicado de prensa). Archivado del original el 9 de enero de 2018.
  233. ↑ "Producto GAIO: Serie XASS-V - Las herramientas de desarrollo embebido estándar de la industria" . www.gaio.com . Archivado del original el 3 de febrero de 2018.
  234. ↑ "Herramientas de software embebido GAIO" . www.gaio.com . Archivado del original el 7 de enero de 2015.
  235. ↑ "Utilidades binarias de GNU: objdump" . sourceware.org .
  236. ↑ «radar» . www.radare.org .
  237. ↑ "Añade soporte para v850. por montekki · Solicitud de extracción n.º 938 · radare/radare2" . GitHub .
  238. ↑ «radare/radare2» . GitHub . 10 de agosto de 2022.
  239. ↑ "Complemento V850 IDA Pro" . Consultado el 22/12/2008 .
  240. ↑ "Tecnología acelerada ya disponible: paquete de desarrollo code/lab para la familia NEC V850" . www.thefreelibrary.com (Comunicado de prensa). Archivado del original el 28 de febrero de 2018. Consultado el 28 de febrero de 2018 .
  241. 1 2 Manual de usuario de PARTNER "Edición común de la serie V800" (PDF) (ed. 2.20 ). Midas lab. Inc. Mayo de 2000. Descripción general de PARTNER PARTNER es un depurador de nivel de código fuente basado en Windows, desarrollado como PARTNERWin por Kyoto Micro Computer Co., Ltd. y adaptado para los productos de Midas lab Inc. Además de las funciones básicas como herramienta de depuración de nivel de código fuente, como carga de programa, ejecución de programa, control de puntos de interrupción, visualización/modificación de datos, visualización/modificación de código, existen otras funciones personalizadas para los productos de Midas lab. 
  242. 1 2 "WATCHPOINT: Descarga la última versión" . www.ss-technologies.co.jp (en japonés). Sohwa & Sophia Technologies.
  243. ↑ Simulador del sistema SM850 (PDF) . Renesas. 2 de octubre de 2002. Archivado del original (PDF) el 25 de febrero de 2018.
  244. ↑ "Proveedor de propiedad intelectual: Renesas | Plataformas virtuales abiertas" . www.ovpworld.org . 5 de agosto de 2025.
  245. ↑ "VDK para el microcontrolador Renesas RH850" . www.synopsys.com . Synopsys, Inc.
  246. ↑ Herramienta de ajuste y análisis de rendimiento TW850 (PDF) (ed. 2.00 ). Renesas. Archivado del original (PDF) el 25 de febrero de 2018. 
  247. ↑ AZ850: Analizador de rendimiento del sistema (PDF) (ed. 3.30 ). Renesas. 6 de febrero de 2006. Archivado del original (PDF) el 25 de febrero de 2018. 
  248. ↑ "Herramienta de prueba unitaria GAIO compatible con ISO 26262: CoverageMaster winAMS | C0 C1 MC/DC" . www.gaio.com . Archivado del original el 2 de febrero de 2018.
  249. ↑ " Analizador estático integrado: DoubleCheck" . www.ghs.com
  250. ↑ "Compiladores C/C++ compatibles para la integración de compilación · Portal del cliente" . support.roguewave.com .
  251. ↑ "CS+ (anteriormente CubeSuite+)" . Renesas Electronics . Archivado del original el 1 de febrero de 2018. Consultado el 1 de febrero de 2018 .
  252. 1 2 "IE850 (anteriormente IECUBE2)" . Renesas Electronics .
  253. ↑ "Tarjeta PCMCIA N-Wire IE-V850E1-CD-NW" (PDF) . Renesas Electronics . Archivado del original (PDF) el 29/01/2018.
  254. 1 2 Matsumoto, Toshinobu. "NUEVA METODOLOGÍA DE EMULACIÓN PARA MICROCOMPUTADORAS DE ALTA VELOCIDAD" (PDF) . NEC Device Technology International . 1999 (53). NEC. Archivado del original (PDF) el 9 de febrero de 2018.
  255. ↑ "Las herramientas de desarrollo Trace32 son compatibles con los microcontroladores automotrices de Renesas: Lauterbach" . Renesas Electronics . Archivado del original el 29 de enero de 2018.
  256. ↑ "フラッシュライター、フラッシュメモリライター、エミュレーター、フラッシュ"" [ Para grabadores flash, grabadores de memoria flash, emuladores, microcontroladores flash, y programación de memoria flash, contacte con Naito Densei Machida Manufacturing. ] . sys.ndk-m.com (en japonés). Naito Densei Machida Mfg. Co., Ltd. Archivado del original el 1 de febrero de 2018.
  257. 1 2 "El nuevo emulador RISC totalmente integrado" (PDF) . Noticias de Trace32 . 1998 (1).
  258. ↑ "Kyoto Microcomputer: CPU compatible con PARTNER-ETII" . www.kmckk.co.jp (en japonés). Kyoto Microcomputer Co., Ltd.
  259. ↑ "Dispositivos JTAG/EJTAG de IDT" (PDF) . Integrated Device Technology, Inc. 2000. La gran mayoría de las ofertas de la competencia han incluido un puerto de acceso de prueba JTAG (TAP). Recientemente, han aparecido productos con capacidades más avanzadas, como N-Wire/N-Trace de NEC, RISCWatch de IBM y COP de Motorola. Estas versiones de JTAG mejorado realizan funciones prácticamente idénticas y utilizan el TAP JTAG tradicional con un par de pines adicionales para un mayor control.
  260. ↑ "MPU RISC de 64 bits utiliza esquema superescalar | EE Times" . EE Times . 30 de julio de 2001.
  261. ↑ Hoja de datos: Microprocesador VR5500 de 64/32 bits (PDF) (2.ª ed.). NEC. Septiembre de 2002. pág. 5. Archivado del original (PDF) el 8 de junio de 2023.  
  262. ↑ «Entrenamiento de la Interfaz JTAG» (PDF) . lauterbach.com . Lauterbach. págs. 13 a 15. 
  263. ↑ "JTAG IEEE 1149.1 Standard WG" . IEEE .
  264. ↑ "Emulador E1 [ R0E000010KCE00 ] " . Renesas Electronics America .
  265. ↑ "Tarjeta PCMCIA N-Wire IE-V850E1-CD-NW" (PDF) . www.renesas.com . NEC Electronics (Europe) GmbH. 2004. Archivado del original (PDF) el 29/01/2018 . Consultado el 28/01/2018 .
  266. ↑ "AsmisNetShop ＞ エミュレータ" [ AsmisNetShop ＞ Emulador ] . sys.ndk-m.com (en japonés). Archivado desde el original el 2018-02-02.
  267. ↑ "Información del producto | Asistencia para el desarrollo de microcomputadoras" . www.midas.co.jp (en japonés). Midas lab Inc.
  268. ^ Depurador y seguimiento de V850 (PDF) (edición del 6 de noviembre de 2017 ). Lauterbach. 
  269. ^ Depurador y seguimiento de RH850 (PDF) (edición del 6 de noviembre de 2017 ). Lauterbach. 
  270. 1 2 "Microcontroladores Renesas RH850" . iSYSTEM .
  271. ↑ "RH850 ICE" . POC (en japonés).
  272. ↑ "adviceLUNA II" . DTS INSIGHT . 
  273. ↑ "Compiladores compatibles" . DTS INSIGHT .
  274. ↑ «PALMiCE3 V850» . www.computex.co.jp .
  275. ↑ "Sonda Universal Azul - Compatible con el depurador WATCHPOINT" . www.ss-technologies.co.jp (en japonés). Sohwa & Sophia Technologies.
  276. ↑ "JTAG ICE: PARTNER-Jet" . www.kmckk.co.jp (en japonés). Kyoto Micro Computer.
  277. ↑ PowerTrace para NEXUS (PDF) . Lauterbach. 2013-06-14.
  278. ↑ "Analizador en chip" . Trident infosol . Archivado del original el 16 de julio de 2019. Consultado el 20 de agosto de 2020 .
  279. ↑ "TESSERA TECHNOLOGY INC" . www.tessera.co.jp (en japonés). Archivado del original el 19/11/2017 . Consultado el 25/02/2018 .
  280. ↑ "Servicio de programación de ROM" . MINATO HOLDINGS INC . Archivado del original el 21/02/2018.
  281. ↑ "¿Qué es el estándar IEEE 1532? | Keysight (anteriormente Agilent's Electronic Measurement)" .
  282. ↑ ICL3221, ICL3222, ICL3223, ICL3232, ICL3241, ICL3243: Hoja de datos (PDF) ( ed. 22.00). 1 de septiembre de 2015. 
  283. 1 2 "Lista de MCU compatibles con Renesas Flash Programmer V2" . Renesas Electronics .
  284. ↑ "Programador Flash Renesas (GUI de programación) [ V2 ] " . Renesas Electronics .
  285. ↑ "Programador Flash Renesas (Interfaz gráfica de programación)" . Renesas Electronics .
  286. ↑ Manual de usuario del programador de memoria flash PG-FP6 V1.01 (PDF) (ed. 1.00 ). Renesas. 2018-02-20. Archivado del original (PDF) el 2018-03-03. 
  287. ↑ Hoja de datos UPD70P3000 (PDF) ( ed. 3.00). Renesas. 1 de agosto de 1997. Archivado del original (PDF) el 25 de febrero de 2018. 
  288. ↑ Hoja de datos UPD70P3002 (PDF) ( ed. 3.00). Renesas. 1 de julio de 1997. Archivado del original (PDF) el 26 de febrero de 2018. 
  289. ↑ Manual de usuario PG-1500 (PDF) ( ed. 4.00). Renesas. 1 de mayo de 1997. Archivado del original (PDF) el 26 de febrero de 2018. 
  290. ↑ Hoja de datos UPD27C1001A (PDF) . NEC.
  291. ↑ Jordan, Larry T. (18 de septiembre de 1981). «US 4,451,903A: Método y dispositivo para codificar información de producto y programación en semiconductores» . Oficina de Patentes y Marcas de los Estados Unidos . Archivado del original (PDF) el 26 de febrero de 2018.
  292. ↑ Determinados dispositivos semiconductores EPROM, EEPROM, memoria flash y microcontroladores flash, y productos que los contienen, Inv. 337-TA-395 . DIANE Publishing. ISBN 978-1-4578-2497-5.
  293. ↑ "VVDI PROG lee/escribe chips con cables de reprogramación ECU/MCU/MC9S12 | Blog oficial de OBDexpress.co.uk" . blog.obdexpress.co.uk .
  • Foto del troquel del V850 (posiblemente V851) presentado en 1994 por Nikkei BP (en japonés, se requiere registro).
  • Foto del troquel V853 según el comunicado de prensa de NEC (en japonés).
  • Estado actual de la CPU integrada en el diseño de SoC, NEC Tech. Journal 1-5 pp.38-45 (dic. 2006)
  • Renesas: Descripción general de la arquitectura V850, alto rendimiento y eficiencia energética.
  • Manual del usuario, arquitectura de microcontrolador de un solo chip de 32 bits de la familia V850