Nader Bagherzadeh

Nader Bagherzadeh ( en persa : نادر باقرزاده ) es profesor de ingeniería informática en el Departamento de Ingeniería Eléctrica e Informática de la Universidad de California, Irvine , donde fue director del departamento de 1998 a 2003. Bagherzadeh ha participado en investigación y desarrollo en las áreas de: arquitectura de computadoras , computación reconfigurable , diseño de chips VLSI , redes en chip , chips 3D, redes de sensores , gráficos por computadora , memoria y sistemas embebidos . Bagherzadeh fue nombrado miembro del Instituto de Ingenieros Eléctricos y Electrónicos (IEEE) en 2014 ^{[ 1 ]} por sus contribuciones al diseño y análisis de arquitecturas de procesadores reconfigurables de grano grueso . Bagherzadeh ha publicado más de 400 artículos en revistas y conferencias revisadas por pares. Trabajó en AT&T Bell Labs desde 1980 hasta 1984.

Educación

Doctorado en Ingeniería Informática, 1987, Universidad de Texas en Austin.
Máster en Ciencias, 1979, Ingeniería Eléctrica, Universidad de Texas en Austin.
Licenciatura en Ciencias, 1977, Ingeniería Eléctrica, Universidad de Texas en Austin

Obras destacadas

MorphoSys: un sistema integrado reconfigurable para aplicaciones de procesamiento de datos en paralelo y de computación intensiva ^{[ 2 ]}
Diseño e implementación del procesador de computación reconfigurable MorphoSys ^{[ 3 ]}
Programación con conciencia del consumo de energía bajo restricciones de tiempo para sistemas embebidos de misión crítica ^{[ 4 ]}
Incrustación óptima de anillos en hipercubos con enlaces defectuosos
Una arquitectura de archivo de registros escalable para procesadores con planificación dinámica ^{[ 5 ]}
Un marco para la computación reconfigurable: planificación de tareas y gestión de contexto ^{[ 6 ]}
Estudio de rendimiento de un microprocesador superescalar multihilo ^{[ 7 ]}

Premios

2014, Premio Internacional Khwarizmi (27.ª edición) ^{[ 8 ]}
2002, Premio al mejor artículo en IEEE Transactions on VLSI Design (TVLSI).
2002, Premio al mejor artículo en las actas de la Conferencia de Automatización del Diseño de Asia y el Pacífico Sur (ASPDAC).

Referencias

↑ "Miembro Distinguido 2014" . Directorio de Miembros Distinguidos del IEEE . Archivado del original el 13 de diciembre de 2013.
↑ Singh, H.; Ming-Hau Lee; Guangming Lu; Kurdahi, FJ; Bagherzadeh, N.; Chaves Filho, EM (mayo de 2000). "MorphoSys: un sistema reconfigurable integrado para aplicaciones de procesamiento paralelo de datos y computación intensiva". IEEE Transactions on Computers . 49 (5): 465– 481. doi : 10.1109/12.859540 .
↑ Lee, Ming-Hau; Singh, Hartej; Lu, Guangming; Bagherzadeh, Nader; Kurdahi, Fadi J.; Filho, Eliseu MC; Alves, Vladimir Castro (2000). "Diseño e implementación del procesador informático reconfigurable MorphoSys". Tecnología informática personalizada programable en campo: arquitecturas, herramientas y aplicaciones . Springer, Boston, MA. págs. 21–38 . CiteSeerX 10.1.1.37.3761 . doi : 10.1007/978-1-4615-4417-3_3 . ISBN 978-1-4613-6988-2.
↑ Liu, Jinfeng; Chou, Pai H.; Bagherzadeh, Nader; Kurdahi, Fadi (2001). "Programación con conciencia energética bajo restricciones de tiempo para sistemas embebidos de misión crítica". Actas de la 38.ª conferencia sobre automatización del diseño - DAC '01 . ACM. págs. 840–845 . doi : 10.1145/378239.379076 . ISBN 978-1581132977. S2CID 1100335 .
↑ Wallace, S.; Bagherzadeh, N. (20 de octubre de 1996). «Una arquitectura de archivo de registros escalable para procesadores con planificación dinámica». Actas de la Conferencia de 1996 sobre Arquitecturas Paralelas y Técnicas de Compilación . págs. 179–184 . CiteSeerX 10.1.1.38.8935 . doi : 10.1109/pact.1996.552666 . ISBN 978-0-8186-7632-1. S2CID 10188631 .
↑ Maestre, R.; Kurdahi, FJ; Fernandez, M.; Hermida, R.; Bagherzadeh, N.; Singh, H. (diciembre de 2001). "Un marco para la computación reconfigurable: planificación de tareas y gestión de contexto". IEEE Transactions on Very Large Scale Integration (VLSI) Systems . 9 (6): 858– 873. doi : 10.1109/92.974899 . S2CID 7073491 .
↑ Gulati, M.; Bagherzadeh, N. (3 de febrero de 1996). «Estudio de rendimiento de un microprocesador superescalar multihilo». Actas del Segundo Simposio Internacional sobre Arquitectura de Computadoras de Alto Rendimiento . págs. 291–301 . CiteSeerX 10.1.1.51.984 . doi : 10.1109/hpca.1996.501194 . ISBN 978-0-8186-7237-8. S2CID 1760177 .
^ "27ª sesión del Premio Internacional Khwarizmi - 2014 | Premio Internacional Khwarizmi (KIA)" . ip.irost.org .

[1] "Miembro Distinguido 2014" . Directorio de Miembros Distinguidos del IEEE . Archivado del original el 13 de diciembre de 2013.

[2] Singh, H.; Ming-Hau Lee; Guangming Lu; Kurdahi, FJ; Bagherzadeh, N.; Chaves Filho, EM (mayo de 2000). "MorphoSys: un sistema reconfigurable integrado para aplicaciones de procesamiento paralelo de datos y computación intensiva". IEEE Transactions on Computers . 49 (5): 465– 481. doi : 10.1109/12.859540 .

[3] Lee, Ming-Hau; Singh, Hartej; Lu, Guangming; Bagherzadeh, Nader; Kurdahi, Fadi J.; Filho, Eliseu MC; Alves, Vladimir Castro (2000). "Diseño e implementación del procesador informático reconfigurable MorphoSys". Tecnología informática personalizada programable en campo: arquitecturas, herramientas y aplicaciones . Springer, Boston, MA. págs. 21–38 . CiteSeerX 10.1.1.37.3761 . doi : 10.1007/978-1-4615-4417-3_3 . ISBN 978-1-4613-6988-2.

[4] Liu, Jinfeng; Chou, Pai H.; Bagherzadeh, Nader; Kurdahi, Fadi (2001). "Programación con conciencia energética bajo restricciones de tiempo para sistemas embebidos de misión crítica". Actas de la 38.ª conferencia sobre automatización del diseño - DAC '01 . ACM. págs. 840–845 . doi : 10.1145/378239.379076 . ISBN 978-1581132977. S2CID 1100335 .

[5] Wallace, S.; Bagherzadeh, N. (20 de octubre de 1996). «Una arquitectura de archivo de registros escalable para procesadores con planificación dinámica». Actas de la Conferencia de 1996 sobre Arquitecturas Paralelas y Técnicas de Compilación . págs. 179–184 . CiteSeerX 10.1.1.38.8935 . doi : 10.1109/pact.1996.552666 . ISBN 978-0-8186-7632-1. S2CID 10188631 .

[6] Maestre, R.; Kurdahi, FJ; Fernandez, M.; Hermida, R.; Bagherzadeh, N.; Singh, H. (diciembre de 2001). "Un marco para la computación reconfigurable: planificación de tareas y gestión de contexto". IEEE Transactions on Very Large Scale Integration (VLSI) Systems . 9 (6): 858– 873. doi : 10.1109/92.974899 . S2CID 7073491 .

[7] Gulati, M.; Bagherzadeh, N. (3 de febrero de 1996). «Estudio de rendimiento de un microprocesador superescalar multihilo». Actas del Segundo Simposio Internacional sobre Arquitectura de Computadoras de Alto Rendimiento . págs. 291–301 . CiteSeerX 10.1.1.51.984 . doi : 10.1109/hpca.1996.501194 . ISBN 978-0-8186-7237-8. S2CID 1760177 .

[8] "27ª sesión del Premio Internacional Khwarizmi - 2014 | Premio Internacional Khwarizmi (KIA)" . ip.irost.org .

[ 1 ]

[ 2 ]

[ 3 ]

[ 4 ]

[ 5 ]

[ 6 ]

[ 7 ]

[ 8 ]