Inestabilidad de temperatura con polarización negativa

La inestabilidad de temperatura con polarización negativa ( NBTI ) es un problema clave de fiabilidad en los MOSFET , un tipo de envejecimiento del transistor . La NBTI se manifiesta como un aumento de la tensión umbral y la consiguiente disminución de la corriente de drenaje y la transconductancia de un MOSFET. La degradación suele aproximarse mediante una dependencia temporal de ley de potencias . Es una preocupación inmediata en los dispositivos MOS de canal p (pMOS), ya que casi siempre operan con una tensión negativa entre puerta y fuente; sin embargo, el mismo mecanismo también afecta a los transistores nMOS cuando se polarizan en la región de acumulación, es decir, con una polarización negativa aplicada a la puerta.

Más concretamente, con el tiempo, las cargas positivas quedan atrapadas en la interfaz óxido-semiconductor bajo la compuerta de un MOSFET. Estas cargas positivas cancelan parcialmente la tensión negativa de la compuerta sin contribuir a la conducción a través del canal, como se espera de los huecos de electrones en el semiconductor. Al eliminar la tensión de la compuerta, las cargas atrapadas se disipan en un lapso de milisegundos a horas. El problema se ha agravado a medida que los transistores se han miniaturizado, ya que el efecto se promedia menos sobre una gran área de compuerta. Por lo tanto, distintos transistores experimentan diferentes niveles de NBTI, lo que invalida las técnicas estándar de diseño de circuitos para tolerar la variabilidad de fabricación, que dependen de la estrecha coincidencia entre transistores adyacentes.

El NBTI se ha vuelto importante para la electrónica portátil debido a su mala interacción con dos técnicas comunes de ahorro de energía: la reducción de voltajes de operación y la desactivación del reloj . Con voltajes de operación más bajos, el cambio de voltaje umbral inducido por el NBTI representa una fracción mayor del voltaje lógico y tiene un mayor potencial para interrumpir el funcionamiento. Cuando se desactiva un reloj, los transistores dejan de conmutar y los efectos del NBTI se acumulan mucho más rápidamente. Cuando se vuelve a activar el reloj, los umbrales de los transistores han cambiado y el circuito puede dejar de funcionar. Algunos diseños de bajo consumo cambian a un reloj de baja frecuencia en lugar de detenerse por completo para mitigar los efectos del NBTI.

También existe una inestabilidad de temperatura con polarización positiva ( PBTI ) que afecta a un transistor nMOS cuando se polariza positivamente. Esta inestabilidad ha cobrado mayor importancia con la introducción de compuertas metálicas de alta constante dieléctrica (κ).

Se han debatido los detalles de los mecanismos de NBTI, pero se cree que contribuyen dos efectos: el atrapamiento de huecos con carga positiva y la generación de estados de interfaz.

• Las trampas preexistentes ubicadas en el volumen del dieléctrico se llenan con huecos provenientes del canal del pMOS. Dichas trampas pueden vaciarse al eliminar la tensión de estrés, de modo que la degradación de Vth puede recuperarse con el tiempo.
• Se generan trampas de interfaz, y estos estados de interfaz se cargan positivamente cuando el dispositivo pMOS se polariza en el estado "encendido", es decir, con un voltaje de puerta negativo. Algunos estados de interfaz pueden desactivarse al eliminar la tensión aplicada, de modo que la degradación de Vth puede recuperarse con el tiempo.

La existencia de dos mecanismos coexistentes ha dado lugar a una controversia científica sobre la importancia relativa de cada componente, así como sobre el mecanismo de generación y recuperación de los estados de interfaz.

En dispositivos submicrométricos, se incorpora nitrógeno al óxido de puerta de silicio para reducir la densidad de corriente de fuga de la puerta y evitar la penetración de boro . Se sabe que la incorporación de nitrógeno mejora el NBTI. Para las nuevas tecnologías (  longitudes de canal nominales de 45 nm o menores), se utilizan pilas de puerta de metal de alta constante dieléctrica (high-κ) como alternativa para mejorar la densidad de corriente de puerta para un espesor de óxido equivalente (EOT) dado. Incluso con la introducción de nuevos materiales como el óxido de hafnio en la pila de puerta, el NBTI persiste y, a menudo, se ve exacerbado por el atrapamiento de carga adicional en la capa de alta constante dieléctrica.

En el caso de PBTI, no se generan estados de interfaz y se puede recuperar el 100% de la degradación de Vth.

Los enfoques de modelado NBTI se pueden clasificar a grandes rasgos como empíricos o basados ​​en la física.

El modelo empírico de ley de potencias se utiliza ampliamente debido a su simplicidad y eficiencia de simulación. Aproxima el desplazamiento del voltaje umbral de la siguiente manera:

${\displaystyle \Delta V_{\text{th}}(t)=A\cdot t^{n}}$

dónde${\displaystyle A}$es un factor previo influenciado por el campo eléctrico , el espesor del óxido, la temperatura y la variación del proceso, y${\displaystyle n}$es el exponente de tiempo. ^{[ 1 ]} Si bien es útil para estimar las tendencias de envejecimiento a largo plazo, este modelo carece de conocimiento físico sobre la generación de trampas y no tiene en cuenta la recuperación.

El modelo de reacción-difusión (RD) requiere mayor capacidad computacional, pero ofrece mayor precisión y capacidad predictiva, especialmente en nodos avanzados y para la recuperación dependiente del tiempo. Este modelo, más preciso físicamente, describe dos procesos interconectados según ^{[ 2 ] [ 3 ].}

El NBTI aumenta el voltaje umbral de los transistores pMOS con el tiempo, reduciendo su capacidad de conducción. En los circuitos lógicos digitales, esto conlleva un aumento de los retardos de propagación y una degradación de la temporización. Estos cambios pueden acumularse a lo largo de las rutas lógicas, afectando los márgenes de configuración y retención. El BTI afecta a los circuitos secuenciales y combinacionales de forma muy diferente, y la degradación varía hasta 5 veces entre las distintas condiciones de funcionamiento. ^{[ 5 ] [ 6 ]}

Se pueden establecer ciertos márgenes de tiempo en el diseño del chip para que este pueda soportar los tiempos de respuesta más lentos de los transistores dañados por BTI, aunque esto suponga una pérdida de rendimiento máximo. Un chip también puede reducir gradualmente su rendimiento a lo largo de su vida útil para compensar los efectos de BTI, mediante un conteo interno de horas de uso o la detección activa del grado de daño por BTI. ^{[ 7 ]}

La degradación NBTI consta de una fase de estrés y una fase de recuperación. Durante el estrés, los enlaces Si–H en la interfaz se rompen bajo polarización negativa de la puerta y temperatura elevada, generando trampas de interfaz. Cuando se elimina el estrés, parte del hidrógeno se difunde de nuevo y re-pasiva los enlaces rotos, lo que conduce a una recuperación parcial. La recuperación suele ser incompleta y depende en gran medida del tipo de dispositivo, la temperatura y la duración del estrés. Los transistores PMOS (NBTI) tienden a mostrar una recuperación más lenta y menos reversible que los NMOS (PBTI) debido a las diferencias en la difusividad del hidrógeno y la química de la interfaz. ^{[ 8 ] [ 3 ]}

Se pueden adaptar varias técnicas de ahorro de energía, especialmente la desconexión de energía , para reducir el tiempo que un transistor pasa bajo estrés, dejando más tiempo para que ocurra la recuperación pasiva. ^{[ 7 ]}

Se han realizado algunas investigaciones sobre cómo provocar o acelerar activamente la recuperación de BTI. Al aplicar una pequeña tensión inversa a través del PMOS, el hidrógeno puede ser impulsado activamente de vuelta a sus posiciones originales. Una temperatura más alta del chip también acelera la recuperación. Con una pequeña tensión inversa (-0,3  V) y una temperatura elevada, es posible restaurar varias horas de degradación de BTI en una hora. ^{[ 9 ]}

A medida que la tecnología se reduce a escalas inferiores a 14 nm, la NBTI sigue siendo un problema crítico de fiabilidad. Los FinFET muestran una mayor degradación por NBTI debido a campos eléctricos verticales más elevados y al auto calentamiento localizado, que acelera la generación de trampas. Los estudios muestran una degradación de hasta el 25 % en FinFET de 7 nm debido a los efectos de NBTI e inyección de portadores calientes (HCI). ^{[ 10 ] [ 11 ]}

Los transistores FET de compuerta envolvente (GAAFET) ofrecen características de recuperación mejoradas en comparación con los FinFET debido a una difusión de hidrógeno y una re-pasivación más simétricas. Los dispositivos con 100 canales orientados, en particular, muestran una degradación NBTI aproximadamente un 20 % menor bajo condiciones de estrés idénticas. ^{[ 12 ]}

NBTI se ha explotado en ataques de seguridad de hardware, particularmente en FPGAs implementadas en la nube. El efecto "pentimento" se refiere a la remanencia de datos causada por cambios inducidos por BTI en las características de retardo de las LUTs, lo que puede permitir a los adversarios reconstruir valores previamente programados. ^{[ 13 ] [ 14 ]}

Además, NBTI puede utilizarse para activar troyanos de hardware o ataques de inyección de fallos mediante la inducción de una degradación acelerada en rutas lógicas específicas. Los atacantes pueden explotar patrones de estrés o diseños que tienen en cuenta el envejecimiento para controlar el comportamiento del circuito a lo largo del tiempo. ^{[ 15 ] [ 16 ]}

• Inyección de portador caliente
• Electromigración

• JH Stathis, S. Mahapatra y T. Grasser, « Cuestiones controvertidas en la inestabilidad de temperatura con polarización negativa », Microelectronics Reliability, vol. 81, págs.  244-251, febrero de 2018. doi : 10.1016/j.microrel.2017.12.035
• T. Grasser et al., “ El cambio de paradigma en la comprensión de la inestabilidad de la temperatura de polarización: De la reacción-difusión a las trampas de óxido conmutadas ”, IEEE Transactions on Electron Devices 58 (11), pp.  3652–3666, noviembre de 2011. doi : 10.1109/TED.2011.2164543 Bibcode : 2011ITED...58.3652G
• DK Schroder, “ Inestabilidad de temperatura con polarización negativa: ¿Qué entendemos? ”, Microelectronics Reliability, vol. 47, n.º 6, págs.  841–852, junio de 2007. doi : 10.1016/j.microrel.2006.10.006
• Schroder, Dieter K. (agosto de 2005). "Inestabilidad de temperatura por polarización negativa (NBTI): física, materiales, procesos y cuestiones de circuitos" (PDF) .
• JH Stathis y S Zafar , “ La inestabilidad de temperatura con polarización negativa en dispositivos MOS: una revisión ”, Microelectronics Reliability, vol. 46, n.° 2, págs.  278–286, febrero de 2006. doi : 10.1016/j.microrel.2005.08.001
• M. Alam y S. Mahapatra, “ Un modelo integral de degradación NBTI de PMOS ”, Microelectronics Reliability, vol. 45, n.º 1, págs.  71–81, enero de 2005. doi : 10.1016/j.microrel.2004.03.019
• S. Entner, “ Exponente temporal en el modelado de ley de potencias de NBTI ”, TU Wien, 2010.
• S. Entner, “ Modelo de reacción-difusión ”, TU Wien, 2010.
• S. Mahapatra y N. Parihar, “Una revisión de los mecanismos y modelos NBTI”, *Microelectronics Reliability*, vol. 81, pp. 127–135, 2018. doi : 10.1016/j.microrel.2018.02.021
• R. Tiwari et al., “Marco TCAD para estimar la degradación NBTI en FinFET y GAA NS-FET”, en *Simposio internacional IEEE sobre fabricación de semiconductores (SISPAD)*, 2019, págs. 1–4.
• J. Fang y SS Sapatnekar, “El impacto de las variaciones de BTI en la temporización”, *IEEE Transactions on Device and Materials Reliability*, vol. 13, n.º 1, págs. 277–286, 2013. doi : 10.1109/TDMR.2013.2248124
• W. Wang et al., “El impacto de NBTI en el rendimiento de los circuitos”, en *Design Automation Conference (DAC)*, 2007, pp. 364–369.
• P. Hehenberger et al., “Recuperación del estrés NBTI y PBTI”, en *IEEE International Integrated Reliability Workshop (IIRW)*, 2010, pp. 8–11.
• K. Choi et al., “Fiabilidad en CMOS FinFET evolutivo”, en *International Electron Devices Meeting (IEDM)*, 2020.
• C. Young et al., “FinFETs: Rendimiento y fiabilidad”, *Solid-State Electronics*, vol. 78, pp. 2–10, 2012. doi : 10.1016/j.sse.2012.05.003
• S. Kim et al., “Evaluación de la fiabilidad de GAA de 3 nm”, en *Simposio Internacional de Física de la Fiabilidad del IEEE (IRPS)*, 2023.
• C. Drewes et al., “Pentimento: Remanencia de datos en FPGA en la nube”, en *Soporte arquitectónico para lenguajes de programación y sistemas operativos (ASPLOS)*, 2024, págs. 862–878.
• KM Zick et al., “Fugas de desgaste en LUT”, en *Field-Programmable Logic and Applications (FPL)*, 2014, pp. 1–6.
• SF Mossa et al., “Troyano inducido por NBTI en ICs 3D”, *Integration*, vol. 58, pp. 116–124, 2017. doi : 10.1016/j.vlsi.2017.01.002
• A. Sengupta et al., “Análisis de amenazas NBTI en núcleos DSP”, en *Simposio Internacional IEEE sobre Sistemas Nanoelectrónicos y de Información (iNIS)*, 2017, págs. 11–14.