Metodología de verificación abierta

La Metodología de Verificación Abierta (OVM) es una metodología documentada con una biblioteca de bloques de construcción de apoyo para la verificación de diseños de chips semiconductores. La versión inicial, OVM 1.0, se publicó en enero de 2008 ^{[ 1 ]} y las actualizaciones periódicas ampliaron su funcionalidad. La última ^{[ 2 ]} versión fue OVM 2.1.2, publicada en enero de 2011.

Los conceptos de reutilización dentro de OVM se derivaron principalmente de la Metodología de Reutilización Universal (URM), que, en gran medida, se basó en la Metodología de Reutilización Electrónica (ERM) para el Lenguaje de Verificación Electrónica desarrollado por Verisity Design en 2001. OVM también incorpora conceptos de la Metodología de Verificación Avanzada (AVM). La biblioteca de clases UVM aporta mucha automatización al lenguaje SystemVerilog , como secuencias y funciones de automatización de datos (empaquetado, copia, comparación, etc.). UVM también incluye recomendaciones para el empaquetado de código y convenciones de nomenclatura.

• EDA Playground : ejecuta simulaciones OVM desde un navegador web (IDE online gratuito).
• Relación de la OVM con la UVM. Archivado el 27/09/2011 en la Wayback Machine.