5 POTENCIA

El POWER5 es un microprocesador desarrollado y fabricado por IBM . Se trata de una versión mejorada del POWER4 . Las principales mejoras radican en la compatibilidad con multihilo simultáneo (SMT) y un controlador de memoria integrado . El POWER5 es un microprocesador de doble núcleo , donde cada núcleo admite un hilo físico y dos hilos lógicos, para un total de dos hilos físicos y cuatro hilos lógicos.

Los detalles técnicos del microprocesador se presentaron por primera vez en la conferencia Hot Chips de 2003. Una descripción más completa se ofreció en el Microprocessor Forum 2003 el 14 de octubre de 2003. El POWER5 no se comercializó abiertamente y fue utilizado exclusivamente por IBM y sus socios. Los sistemas que utilizaban este microprocesador se introdujeron en 2004. El POWER5 compitió en el mercado de servidores empresariales de gama alta, principalmente contra el Intel Itanium 2 y, en menor medida, contra el Sun Microsystems UltraSPARC IV y el Fujitsu SPARC64 V. Fue reemplazado en 2005 por una versión mejorada, el POWER5+.

El POWER5 es una evolución del POWER4 . La incorporación de multihilo bidireccional requirió la duplicación de la pila de retorno, el contador de programa , el búfer de instrucciones, la unidad de finalización de grupo y la cola de almacenamiento para que cada hilo disponga de los suyos. La mayoría de los recursos, como los bancos de registros y las unidades de ejecución, se comparten, aunque cada hilo tiene acceso a su propio conjunto de registros. El POWER5 implementa multihilo simultáneo (SMT), donde dos hilos se ejecutan simultáneamente. El POWER5 puede desactivar el SMT para optimizar la carga de trabajo actual.

Como muchos recursos, como los archivos de registro, son compartidos por dos hilos, su capacidad se incrementa en muchos casos para compensar la pérdida de rendimiento. El número de registros de enteros y de punto flotante se incrementa a 120 cada uno, desde los 80 registros de enteros y 72 de punto flotante del POWER4. La cola de emisión de punto flotante también aumenta su capacidad a 24 entradas desde 20. La capacidad de la caché unificada L2 se incrementó a 1,875  MB y la asociatividad de conjuntos a 10 vías. La caché unificada L3 se integró en el paquete en lugar de ubicarse externamente en chips separados. Su capacidad se incrementó a 36  MB. Al igual que en el POWER4, la caché es compartida por los dos núcleos. Se accede a la caché a través de dos buses unidireccionales de 128 bits que operan a la mitad de la frecuencia del núcleo.

El controlador de memoria integrado admite hasta 64  GB de memoria DDR y DDR2 . Utiliza buses serie de alta frecuencia para comunicarse con búferes externos que conectan los módulos de memoria en línea dual (DIMM) con el microprocesador.

El POWER5 contiene 276 millones de transistores y tiene un área de 389 ^mm²  . Es fabricado por IBM en un proceso CMOS ( semiconductor complementario de óxido metálico ) de silicio sobre aislante (SOI) de 0,13 μm con ocho capas de interconexión de cobre . El chip POWER5 se empaqueta en un módulo de doble chip (DCM) o en un módulo multichip (MCM). El DCM contiene un chip POWER5 y su chip de caché L3 asociado. El MCM contiene cuatro chips POWER5 y cuatro chips de caché L3, uno por cada chip POWER5, y mide 95 mm x 95 mm. ^{[ 1 ] [ 2 ]}   

En sistemas de gama alta, varios procesadores POWER5 pueden acoplarse para funcionar como un único procesador vectorial mediante una tecnología denominada ViVA (Arquitectura Vectorial Virtual).

El POWER5+ es una versión mejorada del POWER5, presentado el 4 de octubre de 2005. Las mejoras iniciales consistieron en un menor consumo de energía, gracias al nuevo proceso de fabricación. El chip POWER5+ utiliza un  proceso de fabricación de 90 nm. Esto dio como resultado una reducción del tamaño del chip de ³⁸⁹  mm² a ²⁴³ mm² . 

La frecuencia del reloj no se incrementó en el lanzamiento y se mantuvo entre 1,5 y 1,9  GHz. El 14 de febrero de 2006, las nuevas versiones aumentaron la frecuencia del reloj a 2,2  GHz y, posteriormente, a 2,3  GHz el 25 de julio de 2006.

El POWER5+ se comercializaba en los mismos encapsulados que los microprocesadores POWER5 anteriores, pero también estaba disponible en un módulo de cuatro chips (QCM) que contenía dos chips POWER5+ y dos chips de caché L3, uno para cada chip POWER5+. Estos chips QCM funcionaban a una frecuencia de reloj de entre 1,5 y 1,8  GHz.

IBM utiliza los microprocesadores DCM y MCM POWER5 en sus familias de servidores System p y System  i , en su servidor de almacenamiento DS8000 y como microprocesadores integrados en sus impresoras Infoprint de gama alta. IBM utiliza los microprocesadores DCM POWER5 en su estación de trabajo de gama alta IntelliStation POWER  285. Entre los usuarios de terceros de microprocesadores POWER5 se encuentran Groupe Bull , en sus servidores Escala, e Hitachi, en sus ordenadores SR11000 con hasta 128 microprocesadores POWER5+, que cuentan con varias instalaciones incluidas en la lista TOP500 de superordenadores de 2007. IBM utiliza el POWER5+ QCM en sus  servidores System p5 510Q, 520Q, 550Q y 560Q. ^{[ 3 ]}

• Sistema IBM p
• Microprocesadores IBM Power
• PowerPC
• POWER6

• "IBM presenta Power5". (8 de septiembre de 2003). Microprocessor Report .
• Clabes, Joachim et al. (2004). "Diseño e implementación del microprocesador POWER5". Actas de la Conferencia Internacional de Circuitos de Estado Sólido IEEE de 2004 .
• Glaskowsky, Peter N. (14 de octubre de 2003). "IBM levanta el telón sobre Power5". Microprocessor Report .
• Kalla, Ron; Sinharoy, Balaram; Tendler, Joel M. (2004). "Chip IBM Power5: un procesador multihilo de doble núcleo". IEEE Micro .
• Krewell, Kevin (22 de diciembre de 2003). "Power5 lidera en ancho de banda". Microprocessor Report .
• Sinharoy, Balaram et al. (2005). "Microarquitectura del sistema POWER5". IBM Journal of Research and Development .
• Vance, Ashlee (4 de octubre de 2005). "IBM llena su línea Unix de Power5+" . The Register .

• Comparación de los pesos pesados : una comparación y análisis del POWER5 y el Montecito, que explica los principales cambios entre el POWER4 y el POWER5, junto con estimaciones de rendimiento.
• Un clúster IBM Power5+ p5-575 de alto rendimiento (1600) y almacenamiento DDN S2A9550 , Universidad de Texas A&M.