Memoria de cambio de fase

La memoria de cambio de fase (también conocida como PCM , PCME , PRAM , PCRAM , OUM ( memoria unificada ovónica ) y C-RAM o CRAM ( RAM de calcogenuro )) es un tipo de memoria de acceso aleatorio no volátil . Las PRAM explotan el comportamiento único del vidrio de calcogenuro . En la PCM, el calor producido por el paso de una corriente eléctrica a través de un elemento calefactor , generalmente hecho de nitruro de titanio , se utiliza para calentar y enfriar rápidamente el vidrio, haciéndolo amorfo , o para mantenerlo en su rango de temperatura de cristalización durante un tiempo, cambiándolo así a un estado cristalino . ^{[ 1 ]} La PCM también tiene la capacidad de alcanzar varios estados intermedios distintos, lo que le permite almacenar múltiples bits en una sola celda. ^{[ 2 ]}

_Las investigaciones recientes sobre PCM se han centrado en encontrar alternativas viables al material de cambio de fase Ge₂Sb₂Te₅ ₍ GST ), con resultados dispares. Otras investigaciones se han enfocado en el desarrollo de una _{superred GeTe} – _Sb₂Te₃ para lograr cambios de fase no térmicos modificando el estado de coordinación de los átomos de germanio con un pulso láser . Esta nueva memoria de cambio de fase interfacial (IPCM) ha tenido muchos éxitos y sigue siendo objeto de intensa investigación. ^{[ 3 ]}

Leon Chua ha argumentado que todos los dispositivos de memoria no volátil de dos terminales , incluyendo PCM, deberían considerarse memristores . ^{[ 4 ]} Stan Williams de HP Labs también ha argumentado que PCM debería considerarse un memristor. ^{[ 5 ]} Sin embargo, esta terminología ha sido cuestionada, y la aplicabilidad potencial de la teoría del memristor a cualquier dispositivo físicamente realizable está abierta a dudas. ^{[ 6 ] [ 7 ]}

En la década de 1960, Stanford R. Ovshinsky de Energy Conversion Devices exploró por primera vez las propiedades de los vidrios de calcogenuro como una posible tecnología de memoria. En 1969, Charles Sie publicó una disertación en la Universidad Estatal de Iowa que describía y demostraba la viabilidad de un dispositivo de memoria de cambio de fase mediante la integración de una película de calcogenuro con una matriz de diodos . ^{[ 8 ] [ 9 ]} Un estudio cinematográfico en 1970 estableció que el mecanismo de memoria de cambio de fase en el vidrio de calcogenuro implica el crecimiento de filamentos cristalinos inducido por un campo eléctrico . ^{[ 10 ] [ 11 ]} En el número de septiembre de 1970 de Electronics , Gordon Moore , cofundador de Intel , publicó un artículo sobre la tecnología. ^{[ 12 ]} Sin embargo, los problemas de calidad del material y consumo de energía impidieron la comercialización de la tecnología. Más recientemente, el interés y la investigación se han reanudado ya que se espera que las tecnologías de memoria flash y DRAM encuentren dificultades de escalado a medida que la litografía de chips se reduce. ^{[ 13 ]}

Los estados cristalino y amorfo del vidrio de calcogenuro presentan valores de resistividad eléctrica muy diferentes . El estado amorfo, de alta resistencia, representa un 0 binario , mientras que el estado cristalino, de baja resistencia, representa un 1. El calcogenuro es el mismo material que se utiliza en soportes ópticos regrabables (como CD-RW y DVD-RW ). En estos casos, se manipulan las propiedades ópticas del material, en lugar de su resistividad eléctrica, ya que el índice de refracción del calcogenuro también varía según su estado.

Aunque la PRAM aún no ha alcanzado la etapa de comercialización para dispositivos electrónicos de consumo, casi todos los prototipos utilizan una aleación de calcogenuro de germanio (Ge), antimonio (Sb) y telurio (Te) llamada GeSbTe (GST). La estequiometría , o proporción de elementos Ge:Sb:Te, es 2:2:5 en GST. Cuando el GST se calienta a una temperatura alta (más de 600  °C), pierde su cristalinidad de calcogenuro. Una vez enfriado, se congela en un estado amorfo similar al vidrio ^{[ 14 ]} y su resistencia eléctrica es alta. Al calentar el calcogenuro a una temperatura por encima de su punto de cristalización , pero por debajo del punto de fusión , se transformará en un estado cristalino con una resistencia mucho menor. El tiempo para completar esta transición de fase depende de la temperatura. Las partes más frías del calcogenuro tardan más en cristalizar, y las partes sobrecalentadas pueden volver a fundirse. Se suele utilizar un tiempo de cristalización del orden de 100  ns . ^{[ 15 ]} Este tiempo es mayor que el de los dispositivos de memoria volátil convencionales, como la DRAM moderna, cuyo tiempo de conmutación es del orden de dos nanosegundos. Sin embargo, una solicitud de patente de Samsung Electronics de enero de 2006 indica que la PRAM podría alcanzar tiempos de conmutación de hasta cinco nanosegundos.

Un avance de 2008, impulsado por Intel y ST Microelectronics, permitió controlar con mayor precisión el estado del material, transformándolo en cuatro estados distintos: los estados amorfos o cristalinos anteriores, junto con dos nuevos estados parcialmente cristalinos. Cada uno de estos estados posee propiedades eléctricas diferentes que pueden medirse durante las lecturas, lo que permite que una sola celda represente dos bits , duplicando así la densidad de memoria . ^{[ 16 ]}

Aluminio/antimonio

Los dispositivos de memoria de cambio de fase basados ​​en germanio , antimonio y telurio presentan desafíos de fabricación, ya que el grabado y pulido del material con calcógenos puede cambiar su composición. Los materiales basados ​​en aluminio y antimonio son más estables térmicamente que el GeSbTe . El _{Al₅₀Sb₅₀ tiene tres niveles de} resistencia distintos, lo que ofrece el potencial de almacenar tres bits de datos en dos celdas en lugar de dos (nueve estados posibles para el par de celdas; utilizando ocho de esos estados se obtiene log₂₈ ₌ 3 bits ) ^{. [}  17 ^{] [ 18 ]}   

El tiempo de conmutación y la escalabilidad inherente de la PRAM ^{[ 19 ]} la hacen más atractiva que la memoria flash . La sensibilidad a la temperatura de la PRAM es quizás su inconveniente más notable, uno que puede requerir cambios en el proceso de producción de los fabricantes que incorporan esta tecnología.

La memoria flash funciona modulando la carga ( electrones ) almacenada dentro de la compuerta de un transistor MOS . La compuerta está construida con una "pila" especial diseñada para atrapar cargas (ya sea en una compuerta flotante o en "trampas" aislantes ). La presencia de carga dentro de la compuerta desplaza el voltaje umbral del transistor.${\displaystyle \,V_{\mathrm {th} }}$más alto o más bajo, correspondiente a un cambio en el estado del bit de la celda de 1 a 0 o de 0 a 1. Cambiar el estado del bit requiere eliminar la carga acumulada, lo que exige un voltaje relativamente alto para "extraer" los electrones de la puerta flotante. Este pico de voltaje lo proporciona una bomba de carga , que tarda un tiempo en acumular energía. Los tiempos de escritura generales para los dispositivos flash comunes son del orden de 100  μs (para un bloque de datos), aproximadamente 10 000 veces el tiempo de lectura típico de 10  ns para SRAM , por ejemplo (para un byte ).

La memoria PRAM ofrece un rendimiento mucho mayor en aplicaciones donde la escritura rápida es crucial, tanto por la mayor velocidad de conmutación del elemento de memoria como por la posibilidad de cambiar bits individuales a 1 o 0 sin necesidad de borrar previamente un bloque completo de celdas. Su alto rendimiento, miles de veces superior al de los discos duros convencionales , la hace especialmente interesante para funciones de memoria no volátil cuyo rendimiento se ve actualmente limitado por la temporización de acceso a la memoria.

Además, en la memoria flash, cada ráfaga de voltaje a través de la celda provoca degradación. A medida que disminuye el tamaño de las celdas, el daño causado por la programación se agrava, ya que el voltaje necesario para programar el dispositivo no se ajusta a la litografía. Actualmente, la mayoría de los dispositivos flash están diseñados para soportar solo 5000 escrituras por sector, y muchos controladores flash realizan nivelación de desgaste para distribuir las escrituras entre varios sectores físicos.

Los dispositivos PRAM también se degradan con el uso, por razones distintas a las de la memoria flash, pero mucho más lentamente. Un dispositivo PRAM puede soportar alrededor de 100 millones de ciclos de escritura. ^{[ 20 ]} La vida útil de la PRAM está limitada por mecanismos como la degradación debida a la expansión térmica del GST durante la programación, la migración de metales (y otros materiales) y otros mecanismos aún desconocidos.

Los componentes de memoria flash se pueden programar antes de soldarlos a una placa , o incluso adquirirlos preprogramados. Sin embargo, el contenido de una PRAM se pierde debido a las altas temperaturas necesarias para soldar el dispositivo a la placa (véase soldadura por reflujo o soldadura por ola ). Esto se agravó con la exigencia de una fabricación sin plomo, que requiere temperaturas de soldadura más elevadas. Un fabricante que utilice componentes PRAM debe proporcionar un mecanismo para programar la PRAM "en el sistema" una vez soldada.

Las compuertas especiales utilizadas en la memoria flash "fugan" carga (electrones) con el tiempo, lo que provoca corrupción y pérdida de datos. La resistividad del elemento de memoria en la PRAM es más estable; a la temperatura normal de funcionamiento de 85  °C, se prevé que conserve los datos durante 300 años. ^{[ 21 ]}

Al modular cuidadosamente la cantidad de carga almacenada en la puerta lógica, los dispositivos flash pueden almacenar varios bits (generalmente dos) en cada celda física. En efecto, esto duplica la densidad de memoria , reduciendo el costo. Originalmente, los dispositivos PRAM almacenaban solo un bit en cada celda, pero los recientes avances de Intel han solucionado este problema.

Debido a que los dispositivos de memoria flash atrapan electrones para almacenar información, son susceptibles a la corrupción de datos por radiación , lo que los hace inadecuados para muchas aplicaciones espaciales y militares. La memoria PRAM presenta una mayor resistencia a la radiación.

Los selectores de celdas PRAM pueden usar varios dispositivos: diodos , BJT y MOSFET . El uso de un diodo o un BJT proporciona la mayor cantidad de corriente para un tamaño de celda dado. Sin embargo, la preocupación con el uso de un diodo surge de las corrientes parásitas a las celdas vecinas, así como de un requerimiento de voltaje más alto, lo que resulta en un mayor consumo de energía. La resistencia del calcogenuro es necesariamente mayor que la de un diodo, lo que significa que el voltaje de operación debe superar 1  V por un amplio margen para garantizar una corriente de polarización directa adecuada del diodo. Quizás la consecuencia más grave del uso de una matriz seleccionada por diodo, en particular para matrices grandes, es la corriente de fuga de polarización inversa total de las líneas de bits no seleccionadas. En las matrices seleccionadas por transistor , solo las líneas de bits seleccionadas contribuyen a la corriente de fuga de polarización inversa. La diferencia en la corriente de fuga es de varios órdenes de magnitud. Otra preocupación con la miniaturización por debajo de 40 nm es el efecto de los dopantes  discretos a medida que se reduce el ancho de la unión pn . Los selectores basados ​​en películas delgadas permiten mayores densidades, utilizando un área de celda < 4 F ² mediante el apilamiento de capas de memoria horizontal o verticalmente. A menudo, las capacidades de aislamiento son inferiores a las del uso de transistores si la relación de encendido/apagado del selector no es suficiente, lo que limita la capacidad de operar matrices muy grandes en esta arquitectura. Se ha demostrado que los interruptores de umbral basados ​​en calcogenuros son un selector viable para matrices PCM de alta densidad ^{[ 22 ].}  

En agosto de 2004, Nanochip obtuvo la licencia de la tecnología PRAM para su uso en dispositivos de almacenamiento de sondas MEMS (sistemas microelectromecánicos). Estos dispositivos no son de estado sólido . En su lugar, un disco muy pequeño recubierto de calcogenuro se desliza bajo miles o incluso millones de sondas eléctricas que pueden leer y escribir en el calcogenuro. La tecnología de micromovimiento de Hewlett-Packard puede posicionar el disco con una precisión de 3  nm, por lo que, si se perfecciona la tecnología, será posible alcanzar densidades de más de 1  Tbit (125  GB ) por pulgada cuadrada. La idea básica es reducir la cantidad de cableado necesario en el chip; en lugar de cablear cada celda, estas se colocan más cerca unas de otras y se leen mediante la corriente que pasa a través de las sondas MEMS, que actúan como cables. Este enfoque se asemeja a la tecnología Millipede de IBM .

El mayor desafío para la memoria de cambio de fase ha sido la necesidad de una alta densidad de corriente de programación (> ^10⁷  A /cm² ^, en comparación con 10⁵ ^... 10⁶ ^A  /cm² ^para un transistor o diodo típico ). El contacto entre la región caliente de cambio de fase y el dieléctrico adyacente es otra preocupación fundamental. El dieléctrico puede comenzar a tener fugas de corriente a temperaturas elevadas o puede perder adherencia al expandirse a una velocidad diferente a la del material de cambio de fase.

La memoria de cambio de fase es susceptible a una compensación fundamental entre el cambio de fase no deseado y el deseado. Esto se debe principalmente a que el cambio de fase es un proceso impulsado térmicamente, no electrónico. Las condiciones térmicas que permiten una cristalización rápida no deben ser demasiado similares a las condiciones de reposo, por ejemplo, la temperatura ambiente, ya que de lo contrario no se puede mantener la retención de datos. Con la energía de activación adecuada para la cristalización, es posible tener una cristalización rápida en condiciones de programación y una cristalización muy lenta en condiciones normales.

Probablemente el mayor desafío para la memoria de cambio de fase es su resistencia a largo plazo y la deriva del voltaje umbral . ^{[ 34 ]} La resistencia del estado amorfo aumenta lentamente según una ley de potencia (~t ^0,1 ). Esto limita severamente la capacidad de operación multinivel, ya que un estado intermedio inferior se confundiría con un estado intermedio superior en un momento posterior, y también podría poner en peligro la operación estándar de dos estados si el voltaje umbral aumenta más allá del valor de diseño.

En abril de 2010, Numonyx lanzó su línea Omneo de chips PRAM de 128  Mb para reemplazar las memorias flash NOR , con interfaces paralelas y seriales . Si bien los chips flash NOR que pretendían reemplazar operaban en el  rango de -40 a 85 °C, los chips PRAM operaban en el  rango de 0 a 70 °C, lo que indica un rango de temperatura de funcionamiento menor en comparación con las memorias flash NOR. Esto probablemente se deba al uso de uniones p-n altamente sensibles a la temperatura para proporcionar las altas corrientes necesarias para la programación.

• Enero de 1955 : Kolomiets y Gorunova revelaron las propiedades semiconductoras de los vidrios de calcogenuro . ^{[ 35 ] [ 36 ]}
• Septiembre de 1966 : Stanford Ovshinsky presenta la primera patente sobre tecnología de cambio de fase.
• Enero de 1969 : Charles H. Sie publicó una disertación en la Universidad Estatal de Iowa sobre un dispositivo de memoria de cambio de fase de calcogenuro.
• Junio ​​de 1969 : La patente estadounidense 3,448,302 (Shanefield), licenciada a Ovshinsky, reivindica el primer funcionamiento fiable de un dispositivo PRAM.
• Septiembre de 1970 : Gordon Moore publica una investigación en la revista Electronics Magazine.
• Junio ​​de 1999 : Se forma la empresa conjunta Ovonyx para comercializar la tecnología PRAM.
• Noviembre de 1999 : Lockheed Martin colabora con Ovonyx en el desarrollo de PRAM para aplicaciones espaciales.
• Febrero de 2000 : Intel invierte en Ovonyx y licencia su tecnología.
• Diciembre de 2000 : ST Microelectronics obtiene la licencia de la tecnología PRAM de Ovonyx.
• Marzo de 2002 : Macronix presenta una solicitud de patente para una memoria PRAM sin transistores.
• Julio de 2003 : Samsung comienza a trabajar en la tecnología PRAM.
• Entre 2003 y 2005 : solicitudes de patentes relacionadas con PRAM presentadas por Toshiba, Hitachi, Macronix, Renesas, Elpida, Sony, Matsushita, Mitsubishi, Infineon y otras empresas.
• Agosto de 2004 : Nanochip obtiene la licencia de la tecnología PRAM de Ovonyx para su uso en el almacenamiento de sondas MEMS.
• Agosto de 2004 : Samsung anuncia el éxito  de su matriz PRAM de 64 Mbit.
• Febrero de 2005 : Elpida obtiene la licencia de la tecnología PRAM de Ovonyx.
• Septiembre de 2005 : Samsung anuncia el éxito  de su matriz PRAM de 256 Mbit y destaca  una corriente de programación de 400 μA.
• Octubre de 2005 : Intel aumenta su inversión en Ovonyx.
• Diciembre de 2005 ; Hitachi y Renesas anuncian  una PRAM de 1,5 V con  una corriente de programación de 100 μA.
• Diciembre de 2005 : Samsung obtiene la licencia de la tecnología PRAM de Ovonyx.
• Julio de 2006 : BAE Systems comienza a vender el primer chip PRAM comercial.
• Septiembre de 2006 : Samsung anuncia  un dispositivo con PRAM de 512 Mbit.
• Octubre de 2006 : Intel y STMicroelectronics presentan un  chip PRAM de 128 Mbit.
• Diciembre de 2006 : IBM Research Labs demuestra un prototipo de 3 por 20 nanómetros ^{[ 37 ].}
• Enero de 2007 : Qimonda obtiene la licencia de la tecnología PRAM de Ovonyx.
• Abril de 2007 : Justin Rattner, director de tecnología de Intel, está a punto de realizar la primera demostración pública de la tecnología PRAM (memoria RAM de cambio de fase) de la compañía ^{[ 38 ].}
• Octubre de 2007 : Hynix comienza a desarrollar PRAM mediante la concesión de licencias de la tecnología de Ovonyx.
• Febrero de 2008 : Intel y STMicroelectronics anuncian una PRAM MLC de cuatro estados ^{[ 16 ]} y comienzan a enviar muestras a los clientes. ^{[ 27 ]}
• Diciembre de 2008 : Numonyx anuncia la producción en masa  de un dispositivo PRAM de 128 Mbit para un cliente seleccionado.
• Junio ​​de 2009 : La RAM de cambio de fase de Samsung entrará en producción en masa a partir de junio ^{[ 39 ].}
• Septiembre de 2009 : Samsung anuncia el inicio de la producción en masa del  dispositivo PRAM de 512 Mbit ^{[ 40 ]}
• Octubre de 2009 : Intel y Numonyx anuncian que han encontrado una manera de apilar matrices de memoria de cambio de fase en un solo chip ^{[ 41 ].}
• Diciembre de 2009 : Numonyx anuncia un producto de 1  Gb y 45  nm ^{[ 42 ]}
• Abril de 2010 : Numonyx lanza la serie Omneo PRAM (P8P y P5Q), ambas de 90  nm. ^{[ 43 ]}
• Abril de 2010 : Samsung lanza  una PRAM de 512 Mbit con  un proceso de 65 nm, en un paquete multichip. ^{[ 44 ]}
• Febrero de 2011 : Samsung presentó una PRAM  de 1  Gb y 1,8 V de 58 nm. ^{[ 45 ]}
• Febrero de 2012 : Samsung presentó una PRAM de 20  nm y 1,8 V de 8  Gb ^{[ 46 ].}
• Julio de 2012 : Micron anuncia la disponibilidad de memoria de cambio de fase para dispositivos móviles, la primera solución PRAM en producción en volumen ^{[ 47 ].}
• Enero de 2014 : Micron retira del mercado todas las piezas PCM. ^{[ 48 ]}
• Mayo de 2014 : IBM demuestra la combinación de PCM, NAND convencional y DRAM en un solo controlador ^{[ 49 ].}
• Agosto de 2014 : Western Digital demuestra un prototipo de almacenamiento PCM con 3 millones de E/S y una latencia de 1,5 microsegundos ^{[ 50 ].}
• Julio de 2015 : Intel y Micron anunciaron la memoria 3D Xpoint, en la que se utiliza una aleación de cambio de fase como parte del almacenamiento de una celda de memoria.

• Memoria RAM ferroeléctrica (FRAM)
• Memoria de acceso aleatorio magnetoresistiva (MRAM)
• Memoria de lectura predominante (RMM)

• Micrón
• Ovonyx, Inc.
• Dispositivos de conversión de energía, Inc.
• Memoria PRAM de bajo consumo de Hitachi/Renesas
• Almacenamiento de sondas Hewlett-Packard
• Simposio Europeo sobre Cambio de Fase y Ovónica
• Comunicado de prensa de BAE C-RAM sobre memorias no volátiles (NVM) resistentes a la radiación
• Hoja de datos de la memoria no volátil reforzada contra la radiación BAE C-RAM
• Introducción a PCM por Numonyx (vídeo)