Verificación física

La verificación física es un proceso mediante el cual se verifica el diseño de un circuito integrado (diseño de CI) a través de herramientas de software EDA para garantizar la correcta funcionalidad eléctrica y lógica, así como la fabricabilidad. La verificación incluye la comprobación de reglas de diseño (DRC), la comparación entre el diseño físico y el esquema (LVS), la operación XOR (OR exclusivo), las comprobaciones de antenas y la comprobación de reglas eléctricas (ERC). ^{[ 1 ]}

DRC verifica que el diseño cumpla con todas las restricciones impuestas por la tecnología. DRC también verifica la densidad de capas para el pulido químico-mecánico (CMP). ^{[ 1 ]}

LVS verifica la funcionalidad del diseño. A partir del diseño físico, se obtiene una lista de conexiones que se compara con la lista de conexiones original generada mediante síntesis lógica o diseño de circuitos. ^{[ 1 ]}

Esta comprobación se realiza normalmente tras una prueba de metalización, comparando la base de datos original con la modificada. Esto se hace para confirmar que se han realizado las modificaciones deseadas y que no se han producido modificaciones no deseadas por accidente. Este paso consiste en comparar las dos bases de datos de diseño/GDS mediante la operación XOR de las geometrías de diseño. El resultado de esta comprobación es una base de datos que contiene todas las geometrías que no coinciden en ambos diseños.

La antena es básicamente una interconexión metálica, es decir, un conductor como polisilicio o metal, que no está conectado eléctricamente al silicio ni a tierra durante los pasos de procesamiento de la oblea. ^{[ 1 ]} Durante el proceso de fabricación, puede producirse una acumulación de carga en la antena durante ciertos pasos de fabricación, como el grabado con plasma, que utiliza materia altamente ionizada para grabar. Si no existe conexión con el silicio, las cargas pueden acumularse en la interconexión hasta el punto en que se produce una descarga rápida y se produce un daño físico permanente en el óxido de puerta delgado del transistor. Este fenómeno rápido y destructivo se conoce como efecto antena . Los errores de antena pueden corregirse añadiendo un pequeño diodo de antena para descargar el nodo de forma segura o dividiendo la antena dirigiéndola hacia arriba a otra capa metálica y luego de nuevo hacia abajo. ^{[ 1 ]}

La relación de antena se define como la relación entre el área física de los conductores que componen la antena y el área total del óxido de puerta al que la antena está conectada eléctricamente.

ERC verifica la corrección de las conexiones de alimentación y tierra, y que los tiempos de transición de la señal (slew), las cargas capacitivas y los fanouts estén adecuadamente limitados. ^{[ 1 ]} Esto podría incluir la comprobación de

• Áreas de pozo y sustrato para contactos y espaciamientos adecuados, asegurando así conexiones correctas de alimentación y tierra.
• Entradas desconectadas o salidas en cortocircuito.

Las compuertas no deben conectarse directamente a las fuentes de alimentación; la conexión debe realizarse únicamente a través de las celdas TIE de alta/baja tensión. Las comprobaciones ERC se basan en suposiciones sobre las condiciones normales de funcionamiento del ASIC , por lo que pueden generar muchas falsas alarmas en ASICs con múltiples fuentes de alimentación o alimentación negativa. También pueden comprobar si existen estructuras susceptibles a daños por descarga electrostática (ESD).

• Clein, D. (2000). Diseño de circuitos integrados CMOS . Newnes. ISBN 0-7506-7194-7
• Kahng, A. et al. (2022). Diseño físico VLSI: desde la partición de grafos hasta el cierre de temporización , ISBN 978-3-030-96414-6, doi : 10.1007/978-3-030-96415-3