PowerPC 600

El PowerPC 601 fue la primera generación de microprocesadores en admitir el conjunto de instrucciones básico de 32 bits de PowerPC . El desarrollo del diseño comenzó formalmente a mediados de 1991 y los primeros prototipos estuvieron disponibles en octubre de 1992. Los primeros procesadores 601 se presentaron en una estación de trabajo IBM RS/6000 en octubre de 1993 (junto con su primo multichip más potente, la línea de procesadores IBM POWER2 ) y en los primeros Apple Power Macintosh el 14 de marzo de 1994. El 601 fue la primera implementación avanzada de un solo chip de la arquitectura POWER/PowerPC, diseñada con un calendario de lanzamiento acelerado para establecer PowerPC en el mercado y consolidar la alianza AIM. Para lograr un calendario extremadamente ambicioso, incluyendo funcionalidades sustancialmente nuevas (como mejoras de rendimiento significativas, nuevas instrucciones y, lo que es más importante, la primera implementación de multiprocesamiento simétrico (SMP) de POWER/PowerPC), el diseño aprovechó una serie de tecnologías clave y estrategias de gestión de proyectos. El equipo 601 aprovechó gran parte de la estructura básica y partes del procesador IBM RISC Single Chip (RSC), ^{[ 1 ]} pero también incluyó soporte para la gran mayoría de las nuevas instrucciones PowerPC que no estaban en el conjunto de instrucciones POWER . Si bien casi todas las partes del diseño RSC fueron modificadas, y muchos bloques de diseño fueron modificados sustancialmente o rediseñados por completo debido a la estructura de bus de E/S unificada completamente diferente y el soporte de coherencia de memoria /SMP , los nuevos cambios de PowerPC, aprovechando la estructura básica RSC, fueron muy beneficiosos para reducir la incertidumbre en el área/planificación del chip y el análisis/ajuste de temporización. Cabe destacar que el 601 no solo implementó nuevas funciones clave sustanciales como SMP, sino que también actuó como un puente entre POWER y los futuros procesadores PowerPC para ayudar a IBM y a los desarrolladores de software en sus transiciones a PowerPC. Desde el inicio del diseño hasta la fabricación del primer prototipo 601 transcurrieron solo 12 meses para impulsar con fuerza el establecimiento de PowerPC en el mercado desde el principio.

Diseño

El chip fue diseñado para adaptarse a una amplia variedad de aplicaciones y contaba con soporte para caché L2 externa y multiprocesamiento simétrico . Tenía cuatro unidades funcionales: una unidad de coma flotante , una unidad de enteros , una unidad de bifurcación y una unidad secuenciadora. El procesador también incluía una unidad de gestión de memoria . La tubería de enteros tenía cuatro etapas, la tubería de bifurcación dos etapas, la tubería de memoria cinco etapas y la tubería de coma flotante seis etapas.

Lanzado por primera vez en sistemas IBM en otoño de 1993, fue comercializado por IBM como PPC601 y por Motorola como MPC601. Operaba a velocidades que iban de 50 a 80  MHz. Fue fabricado utilizando un proceso CMOS  de 0,6 μm con cuatro niveles de interconexión de aluminio . El chip tenía 121 ^mm² de tamaño y contenía 2,8 millones de transistores. El 601 tiene una caché L1 unificada de 32 KB , una capacidad que en ese momento se consideraba grande para una caché en chip. Gracias en parte a la gran caché, fue considerado un procesador de alto rendimiento en su segmento, superando al competidor Intel Pentium . El PowerPC 601 se utilizó en las primeras computadoras Power Macintosh de Apple , y en una variedad de estaciones de trabajo RS/6000 y servidores SMP de IBM y Groupe Bull .  

IBM fue el único fabricante de los microprocesadores 601 y 601+ en sus plantas de producción de Burlington, Vermont , y East Fishkill, Nueva York . El 601 utilizaba el proceso IBM CMOS-4s, mientras que el 601+ utilizaba el proceso IBM CMOS-5x. Un número muy reducido de estos procesadores 601 y 601+ fueron renombrados con los logotipos y números de pieza de Motorola y distribuidos a través de Motorola.

• Microprocesador PowerPC 601, conferencia de Keith Diefendorff

PowerPC 601v

En 1994 se presentó una versión actualizada, la PowerPC 601v o PowerPC 601+ , que operaba a 90-120  MHz. Se fabricó con un  proceso CMOS de 0,5 μm más reciente con cuatro niveles de interconexión, lo que dio como resultado un chip de 74 ^mm²  . El diseño de la 601+ fue remapeado de CMOS-4s a CMOS-5x por un equipo exclusivo de IBM. Para evitar retrasos en el lanzamiento al mercado debido a cambios en las herramientas de diseño y a la estandarización de las normas de fabricación, tanto la 601 como la 601+ se diseñaron con herramientas EDA de IBM en sistemas IBM y se fabricaron en instalaciones exclusivas de IBM. ^{[ 3 ] [ 4 ] [ 5 ] [ 6 ]}

El PowerPC 603 fue el primer procesador que implementó la arquitectura PowerPC de 32 bits completa según lo especificado. Introducido en 1994, fue un diseño avanzado para su época, siendo uno de los primeros microprocesadores en ofrecer doble emisión (hasta tres con plegado de ramas) y ejecución fuera de orden combinada con un bajo consumo de energía de 2,2  W y un chip pequeño de 85  mm² . ^{[ 7 ] [ 8 ] [ 9 ] [ 10 ]} Fue diseñado para ser un procesador de bajo costo y bajo consumo para aplicaciones portátiles. Una de las características principales eran las funciones de ahorro de energía (modo de reposo, modo de suspensión y modo de suspensión) que podían reducir drásticamente los requisitos de energía, consumiendo solo 2 ^mW en modo de suspensión. El 603 tiene una tubería de cuatro etapas y cinco unidades de ejecución: unidad de enteros, unidad de punto flotante, unidad de predicción de ramas , unidad de carga/almacenamiento y una unidad de registro del sistema. Tiene cachés L1 separadas de 8 KB para instrucciones y datos y un bus de memoria 60x de 32/64 bits, que alcanza hasta 120 MHz a 3,8 V. ^{[ 10 ]} El núcleo 603 no tenía soporte de hardware para SMP .   

El PowerPC 603 tenía 1,6 millones de transistores y fue fabricado por IBM y Motorola en un  proceso CMOS de 0,5 μm con cuatro niveles de interconexión. El chip tenía un tamaño de 85 ^mm²  y consumía 2,2 W a 80 MHz. ^{[ 10 ] [ 11 ]} La arquitectura 603 es la antecesora directa de la arquitectura PowerPC 750 , comercializada por Apple como PowerPC "G3".  

El 603 fue diseñado para usarse en computadoras portátiles Apple Macintosh , pero no podía ejecutar software de emulación de 68K con el rendimiento que Apple consideraba adecuado, debido a las cachés de procesador más pequeñas. Como resultado, Apple optó por usar el 603 solo en su línea de computadoras de escritorio Performa de bajo costo. ^{[ 12 ] [ 13 ]} Esto causó el retraso del Apple PowerBook 5300 y PowerBook Duo 2300 , ya que Apple optó por esperar una revisión del procesador. El uso del 603 por parte de Apple en la línea Performa 5200 hizo que el procesador obtuviera una mala reputación. Además del problema del rendimiento de emulación de 68K, las máquinas Performa se lanzaron con una variedad de fallas de diseño, algunas de ellas graves, relacionadas con otros aspectos del diseño de las computadoras, incluyendo el rendimiento y la estabilidad de la red, problemas de bus (ancho, velocidad, contención y complejidad), errores de ROM y rendimiento del disco duro. ^{[ 14 ] [ 15 ]} Ninguno de los problemas de la línea 5200, aparte del rendimiento de emulación de 68K, se debía inherentemente al 603. Más bien, el procesador fue adaptado para ser utilizado con placas base 68K y otras piezas obsoletas. ^{[ 16 ]} El sitio Low End Mac califica al Performa 5200 como el peor Mac de todos los tiempos. ^{[ 17 ]} El 603 tuvo un uso generalizado en diferentes dispositivos integrados.

PowerPC 603e y 603ev

Los problemas de rendimiento del 603 se abordaron en el PowerPC 603e . La caché L1 se amplió y mejoró a 16  KB de cachés de datos e instrucciones asociativas de cuatro vías. La velocidad de reloj de los procesadores también se duplicó, alcanzando los 200  MHz. La reducción del proceso de fabricación a 350  nm permitió velocidades de hasta 300  MHz. Esta parte a veces se denomina PowerPC 603ev . El 603e y el 603ev tienen 2,6 millones de transistores cada uno y son de 98 ^mm²  y 78 ^mm² respectivamente . El 603ev consume un máximo de 6 W a 300 MHz. ^{[ 18 ] [ 19 ]}   

El PowerPC 603e fue el primer procesador de escritorio convencional en alcanzar los 300  MHz, utilizado en el Power Macintosh 6500. El 603e también se empleó en tarjetas aceleradoras de Phase5 para la línea de ordenadores Amiga  , con CPU que variaban en velocidad de 160 a 240 MHz. El PowerPC 603e todavía se comercializa hoy en día por IBM y Freescale, y otras empresas como Atmel y Honeywell, que fabrica la variante resistente a la radiación RHPPC . El PowerPC 603e también fue el núcleo del BeBox de Be Inc. El BeBox destaca por ser un sistema multiprocesador , algo para lo que el 603 no fue diseñado. IBM también utilizó procesadores PowerPC 603e en la serie IBM ThinkPad 800. En ciertas series de osciloscopios digitales, LeCroy utilizó el PowerPC 603e como procesador principal. ^{[ 20 ] [ 21 ]} Los procesadores 603e también alimentan los 66 satélites de la flota de teléfonos satelitales Iridium . Cada satélite contiene siete procesadores Motorola/Freescale PowerPC 603e que funcionan a aproximadamente 200  MHz cada uno. También se utiliza un procesador 603e personalizado en el torpedo ligero Mark 54 .

El PowerPC 604 se presentó en diciembre de 1994 junto con el 603 y fue diseñado como un chip de alto rendimiento para estaciones de trabajo y servidores de gama básica, por lo que ofrecía soporte para multiprocesamiento simétrico por hardware. El 604 se utilizó ampliamente en los sistemas de gama alta de Apple y también en clones de Macintosh , servidores y estaciones de trabajo de gama baja RS/6000 de IBM , tarjetas aceleradoras Amiga y como CPU integrada para aplicaciones de telecomunicaciones.

El 604 es un procesador superescalar capaz de emitir cuatro instrucciones simultáneamente. Cuenta con una arquitectura de segmentación de seis etapas y seis unidades de ejecución que pueden trabajar en paralelo, completando hasta seis instrucciones por ciclo. Dispone de dos unidades de enteros simples y una de enteros complejos , una unidad de coma flotante , una unidad de procesamiento de bifurcaciones que gestiona la ejecución fuera de orden y una unidad de carga/almacenamiento. Tiene  cachés L1 de datos e instrucciones independientes de 16 KB. La interfaz externa es un bus 60x de 32 o 64 bits que opera a frecuencias de reloj de hasta 50  MHz.

El PowerPC 604 contiene 3,6 millones de transistores y fue fabricado por IBM y Motorola con un  proceso CMOS de 0,5 μm con cuatro niveles de interconexión. El chip medía 12,4  mm x 15,8  mm (196  mm² ⁾ y consumía entre 14 y 17  W a 133  MHz. Operaba a velocidades entre 100 y 180  MHz. ^{[ 22 ] [ 23 ] [ 24 ]}

PowerPC 604e

El PowerPC 604e se presentó en julio de 1996 e incorporó una unidad de registro de condición y  cachés L1 de datos e instrucciones separadas de 32 KB, entre otros cambios en su subsistema de memoria y unidad de predicción de bifurcaciones, lo que resultó en un aumento del rendimiento del 25 % en comparación con su predecesor. Contaba con 5,1 millones de transistores y fue fabricado por IBM y Motorola en un  proceso CMOS de 0,35 μm con cinco niveles de interconexión. El chip tenía un tamaño de 148 ^{mm² o}  96 mm² , fabricado por Motorola e IBM respectivamente, y consumía entre 16 y 18 W a 233 MHz. Operaba a velocidades entre 166 y 233 MHz y admitía un bus de memoria de hasta 66 MHz. ^{[ 25 ] [ 26 ]}     

El PowerPC 620 fue la primera implementación de la arquitectura PowerPC de 64 bits completa . Fue un PowerPC de segunda generación, junto con el 603 y el 604, pero orientado al mercado de estaciones de trabajo y servidores de gama alta. Era potente sobre el papel y se suponía que se lanzaría junto con sus hermanos, pero se retrasó hasta 1997. Cuando finalmente llegó, su rendimiento era comparativamente bajo y el 604e, considerablemente más barato, lo superó. ^{[ 27 ]} Por lo tanto, el 620 nunca se produjo en grandes cantidades y tuvo muy poco uso. El único usuario del PowerPC 620 fue Groupe Bull en sus máquinas Escala UNIX , pero no entregaron grandes cantidades. IBM, que tenía la intención de usarlo en estaciones de trabajo y servidores, decidió esperar a los procesadores de 64 bits RS64 y POWER3 , aún más potentes .

El modelo 620 fue fabricado por Motorola con un  proceso de 0,5 μm. Contaba con 6,9 millones de transistores y un área de 311  mm² en el chip . Operaba a frecuencias de reloj de entre 120 y 150 MHz y consumía 30 W a 133 MHz. Un modelo posterior, fabricado con un proceso de 0,35 ^μm , le permitía alcanzar los 200 MHz.     

El 620 era similar al 604. Tenía una arquitectura de cinco etapas, el mismo soporte para multiprocesamiento simétrico y el mismo número de unidades de ejecución: una unidad de carga/almacenamiento, una unidad de bifurcación, una FPU y tres unidades de enteros. ^{[ 28 ]} Con cachés de instrucciones y datos más grandes de 32  KB, soporte para una caché L2 que podía tener una capacidad de 128 MB y unidades de bifurcación y carga/almacenamiento más potentes con más búferes, el 620 era muy potente. La tabla de historial de bifurcación también era más grande y podía enviar más instrucciones para que el procesador pudiera manejar la ejecución fuera de orden de manera más eficiente que el 604. La unidad de punto flotante también se mejoró en comparación con el 604. Con un ciclo de búsqueda más rápido y soporte para varias instrucciones clave en hardware (como sqrt) lo hizo, combinado con buses de datos más rápidos y amplios, más eficiente que la FPU en el 604. 

El PowerPC 602 era una versión simplificada del PowerPC 603, especialmente diseñada para consolas de videojuegos por Motorola e IBM, presentada en febrero de 1995. ^{[ 31 ]} Contaba con cachés L1 más pequeñas (4  KB de instrucciones y 4  KB de datos), una unidad de coma flotante de precisión simple ^{[ 31 ]} y una unidad de predicción de bifurcaciones reducida. Se ofrecía a velocidades de entre 50 y 80  MHz y consumía 1,2  W a 66  MHz. Estaba compuesto por 1 millón de transistores y tenía un tamaño de 50 ^mm²  , fabricado en un proceso CMOS de 0,5 μm con cuatro niveles de interconexión. ^{[ 32 ]} 

3DO desarrolló la consola de juegos M2 , que utilizaba dos PowerPC 602, ^{[ 31 ] [ 33 ]} pero nunca se comercializó.

• Artículo en CPUShack

El 21 de octubre de 1996, la empresa de semiconductores sin fábrica Quantum Effect Devices (QED) anunció en el Microprocessor Forum un procesador compatible con PowerPC 603 llamado " PowerPC 603q " . A pesar de su nombre, no tenía nada en común con ningún otro 603. Se trataba de una implementación desde cero de la arquitectura PowerPC de 32 bits, dirigida al mercado de sistemas embebidos de gama alta y desarrollada durante dos años. Por ello, era pequeño, sencillo, energéticamente eficiente y potente; igualando al más caro 603e con un menor consumo de energía. Contaba con una arquitectura de pipeline de cinco etapas en orden, con una unidad de enteros, una unidad de punto flotante (FPU) de doble precisión y cachés separadas de 16 KB para instrucciones y 8 KB para datos. Si bien la unidad de enteros era un diseño completamente nuevo, la FPU se derivó del R4600 para ahorrar tiempo. Tenía un tamaño de 69 ^mm² gracias a un proceso de fabricación de 0,5 μm y consumía tan solo 1,2 W a 120 MHz. ^{[ 34 ] [ 35 ]}      

El 603q fue diseñado para Motorola, pero esta empresa rescindió el contrato antes de que el 603q entrara en producción a gran escala. Como resultado, el 603q fue cancelado, ya que QED no podía seguir comercializando el procesador al carecer de una licencia PowerPC propia.

"PowerPC 613" parece ser el nombre que Motorola le dio a una PowerPC de tercera generación. ^{[ 36 ] [ 37 ] [ 38 ]} Supuestamente, se le cambió el nombre a " PowerPC 750 " en respuesta al procesador x704 de Exponential Technology , que fue diseñado para superar ampliamente al 604. Sin embargo, apenas existen fuentes que confirmen esto, y podría tratarse de pura especulación o una referencia a un procesador completamente diferente.

De forma similar al PowerPC 613, el "PowerPC 614" podría haber sido un nombre dado por Motorola a un PowerPC de tercera generación, ^{[ 36 ] [ 38 ]} y posteriormente renombrado por la misma razón que el 613. Se ha sugerido que la pieza fue renombrada como " PowerPC 7400 ", e incluso Motorola la incluyó en la cuarta generación de PowerPC a pesar de que las diferencias arquitectónicas entre "G3" y "G4" eran mínimas. Sin embargo, apenas existen fuentes que confirmen nada de esto y podría tratarse de pura especulación o una referencia a un procesador completamente diferente.

El " PowerPC 615 " es un procesador PowerPC anunciado por IBM en 1994, pero que nunca llegó a la producción en masa . Su principal característica era la incorporación de un núcleo x86 en el mismo chip, lo que permitía al procesador procesar de forma nativa instrucciones tanto PowerPC como x86. ^{[ 39 ]} Un sistema operativo que se ejecutaba en el PowerPC 615 podía optar por ejecutar instrucciones PowerPC de 32 o 64 bits, instrucciones x86 de 32 bits o una combinación de las tres. La combinación de instrucciones implicaba un cambio de contexto en la CPU con una pequeña sobrecarga. Los únicos sistemas operativos que soportaban el 615 eran Minix y una versión de desarrollo especial de OS/2 . ^{[ 40 ]}

Tenía un tamaño de 330 ^mm²  y fue fabricado por IBM con un proceso de 0,35 μm. Era compatible en cuanto a pines con los procesadores Pentium de Intel y comparable en velocidad. El procesador se presentó solo como prototipo y el programa se canceló en parte debido a que Microsoft nunca le dio soporte. Los ingenieros que trabajaban en el PowerPC 615 posteriormente se incorporaron a Transmeta , donde trabajaron en el procesador Crusoe . Tras los avances demostrados en el desarrollo de software de traducción dinámica, como la tecnología FX!32 de Digital, se expresó escepticismo sobre la conveniencia de dedicar recursos de hardware a la ejecución de binarios extranjeros cuando dichos recursos podrían utilizarse para mejorar el rendimiento nativo, lo que también beneficiaría el rendimiento de los binarios traducidos. ^{[ 41 ] : 94} 

"PowerPC 625" fue el nombre inicial de los procesadores PowerPC de 64 bits de la serie Apache, diseñados por IBM basándose en el conjunto de instrucciones PowerPC-AS de Amazon. Posteriormente, se les cambió el nombre a " RS64 ". La denominación "PowerPC 625" nunca se utilizó para los procesadores finales.

"PowerPC 630" fue el nombre inicial del procesador PowerPC de 64 bits de gama alta, diseñado por IBM para unificar los conjuntos de instrucciones POWER y PowerPC . Posteriormente se le cambió el nombre a " POWER3 ", probablemente para distinguirlo de los procesadores "PowerPC" más orientados al consumidor utilizados por Apple .

"PowerPC 641" , nombre en clave Habanero , es un proyecto PowerPC abandonado de IBM entre 1994 y 1996. Se ha sugerido que fue la tercera generación de PowerPC basada en el procesador 604. ^{[ 42 ] [ 43 ]}