Power ISA

Una novedad de la versión 3 de Power ISA es que las implementaciones no necesitan implementar la especificación completa para ser compatibles. La gran cantidad de instrucciones y tecnologías ha hecho que la especificación completa sea difícil de manejar, por lo que la Fundación OpenPOWER ha decidido habilitar la compatibilidad por niveles.

Estos niveles incluyen requisitos opcionales y obligatorios. Una implementación que cumpla con los requisitos de un nivel inferior puede incorporar funciones adicionales seleccionadas de niveles superiores y extensiones personalizadas. Se recomienda ofrecer una opción para deshabilitar cualquier función añadida que exceda el nivel de subconjunto declarado en el diseño.

Un diseño debe cumplir con los requisitos en su nivel de subconjunto declarado para poder beneficiarse de la protección de la Fundación en materia de propiedad intelectual , ya sean patentes o marcas registradas . Esto se explica en el EULA de OpenPOWER. ^{[ 1 ]}

Un diseño conforme debe: ^{[ 2 ]}

• Compatibilidad con la arquitectura base
• Y respaldar al menos uno de los subconjuntos
  • SFS – Subconjunto de punto fijo escalar. 129 instrucciones. Instrucciones básicas de punto fijo y de carga/almacenamiento, que en realidad constituyen la arquitectura base .
  • SFFS – Subconjunto de punto fijo escalar + punto flotante. 214 instrucciones. Añade operaciones de punto flotante a la base.
  • LCS – Subconjunto de Compatibilidad con Linux. 962 instrucciones. Diseñado para Linux de nivel de servidor, añade características como 64 bits, SIMD/VSX opcional, MMU Radix, modo little-endian y compatibilidad con hipervisor.
  • ACS – Subconjunto de compatibilidad con AIX . Instrucciones 1099. Diseñado para ejecutarse en AIX, añadiendo características como punto flotante decimal y de precisión cuádruple, modo big-endian y multiprocesamiento simétrico.
• Puede incluir cualquiera de las características de LCS y ACS como opcionales, o bien elegir entre las características siempre opcionales, como matemáticas matriciales y administración de energía.
• Las funciones opcionales, si se eligen, deben implementarse en su totalidad (no se permite la implementación parcial de una función opcional).
• Puede incluir extensiones personalizadas, específicas de la implementación, implementadas en Architecture Sandbox . Si la extensión es lo suficientemente general, la Fundación OpenPOWER solicita a los implementadores que la envíen como una Solicitud de Comentarios (RFC) al Grupo de Trabajo de OpenPOWER ISA . Tenga en cuenta que no es estrictamente necesario unirse a la Fundación OpenPOWER para enviar RFC. ^{[ 1 ] : Sección 2.2}
• Gran parte de la implementación puede realizarse tanto en el hardware como en el firmware.

La especificación para Power ISA v.2.03 ^{[ 5 ]} se basa en la anterior PowerPC ISA v.2.02 ^{[ 6 ]} en POWER5 + y en la extensión del Libro E ^{[ 7 ]} de la especificación PowerPC . El Libro I incluyó cinco capítulos nuevos sobre unidades de procesamiento auxiliares como DSP y la extensión AltiVec .

núcleos compatibles

• Freescale PowerPC e200 , e500
• IBM PowerPC 405 , 440 , 460 , 970 , POWER5 y POWER6

La especificación para Power ISA v.2.04 ^{[ 8 ]} se finalizó en junio de 2007. Se basa en Power ISA v.2.03 e incluye cambios principalmente en la parte del Libro III-S con respecto a la virtualización , las funciones del hipervisor , el particionamiento lógico y el manejo de páginas virtuales .

núcleos compatibles

• Todos los núcleos que cumplen con versiones anteriores de Power ISA
• El núcleo PA6T de PA Semi
• Titán de AMCC

La especificación para Power ISA v.2.05 ^{[ 9 ]} se publicó en diciembre de 2007. Está basada en Power ISA v.2.04 e incluye cambios principalmente en el Libro I y el Libro III-S , incluyendo mejoras significativas como aritmética decimal (Categoría: Punto flotante decimal en el Libro I ) y mejoras en el hipervisor del servidor.

núcleos compatibles

• Todos los núcleos que cumplen con versiones anteriores de Power ISA
• POWER6
• PowerPC 476

La especificación para Power ISA v.2.06 ^{[ 10 ]} se publicó en febrero de 2009 y se revisó en julio de 2010. ^{[ 11 ]} Se basa en Power ISA v.2.05 e incluye extensiones para el procesador POWER7 y el núcleo e500-mc . Una característica nueva significativa son las instrucciones de punto flotante vector-escalar ( VSX ). ^{[ 12 ]} El Libro III-E también incluye mejoras significativas para la especificación integrada con respecto al hipervisor y la virtualización en implementaciones de uno y varios núcleos.

La especificación se revisó en noviembre de 2010 a la especificación Power ISA v.2.06 revisión B, mejorando las características de virtualización. ^{[ 11 ] [ 13 ]}

núcleos compatibles

• Todos los núcleos que cumplen con versiones anteriores de Power ISA
• ENERGÍA 7
• A2I
• e500-mc
• e5500
• e6500

La especificación para Power ISA v.2.07 ^{[ 14 ]} se publicó en mayo de 2013. Se basa en Power ISA v.2.06 e incluye mejoras importantes en las funciones de partición lógica , memoria transaccional , supervisión de rendimiento ampliada, nuevas características de control de almacenamiento, adiciones a las instalaciones vectoriales VMX y VSX (VSX-2), junto con AES ^{[ 14 ] : 257 [ 15 ]} y Galois Counter Mode (GCM), SHA-224, SHA-256, ^{[ 14 ] : 258} SHA-384 y SHA-512 ^{[ 14 ] : 258} ( SHA-2 ) extensiones criptográficas y algoritmos de verificación de redundancia cíclica (CRC) . ^{[ 16 ]}

La especificación fue revisada en abril de 2015 a la especificación Power ISA v.2.07 B. ^{[ 17 ] [ 18 ]}

núcleos compatibles

• Todos los núcleos que cumplen con versiones anteriores de Power ISA
• POWER8
• A2O

La especificación para Power ISA v.3.0 ^{[ 19 ] [ 20 ]} se publicó en noviembre de 2015. Es la primera que se publica tras la fundación de la OpenPOWER Foundation e incluye mejoras para un amplio espectro de cargas de trabajo, elimina las categorías de servidor y sistemas embebidos, manteniendo la retrocompatibilidad, y añade soporte para instrucciones VSX-3. Las nuevas funciones incluyen operaciones de punto flotante de precisión cuádruple de 128 bits, un generador de números aleatorios , recolección de basura asistida por hardware y computación confiable reforzada por hardware.

La especificación se revisó en marzo de 2017 a la especificación Power ISA v.3.0 B, ^{[ 17 ] [ 21 ]} y se revisó nuevamente a v3.0C en mayo de 2020. ^{[ 17 ] [ 22 ] [ 23 ]} Un cambio importante de v3.0 a v3.0B es la eliminación del soporte para la recolección de basura asistida por hardware. La diferencia clave entre v3.0B y v3.0C es que los niveles de conformidad enumerados en v3.1 también se agregaron a v3.0C.

núcleos compatibles

• Todos los núcleos que cumplen con versiones anteriores de Power ISA
• POWER9 ^{[ 24 ]}
• OpenPOWER Microwatt
• Libre-SOC solo busca la compatibilidad con Embedded FP utilizando Power ISA 3.0.

La especificación para Power ISA v.3.1 ^{[ 17 ] [ 25 ]} se publicó en mayo de 2020. Principalmente brinda soporte para las nuevas funciones introducidas en Power10, pero también incluye la noción de opcionalidad en la especificación PowerISA. Las instrucciones ahora pueden tener ocho bytes de longitud, "instrucciones con prefijo", en comparación con las habituales "instrucciones de palabra" de cuatro bytes. También se agregan muchas funciones nuevas a las instrucciones SIMD y VSX. VSX y la extensión SVP64 brindan soporte de hardware para coma flotante de precisión media de 16 bits. ^{[ 26 ] [ 27 ]}

Una de las principales ventajas de las nuevas instrucciones con prefijo de 64 bits es la extensión de los valores inmediatos en las bifurcaciones a 34 bits.

La especificación se revisó en septiembre de 2021 a la especificación Power ISA v.3.1B. ^{[ 17 ] [ 26 ]}

La especificación se revisó en mayo de 2024 a la especificación Power ISA v.3.1C. ^{[ 17 ] [ 28 ]}

núcleos compatibles

• Todos los núcleos que cumplen con versiones anteriores de Power ISA
• Power10 ^{[ 29 ]}
• Power11