Velocidad de datos cuádruple

La velocidad de datos cuádruple ( QDR , o bombeo cuádruple ) es una técnica de señalización de comunicación en la que los datos se transmiten en cuatro puntos del ciclo de reloj: en los flancos ascendente y descendente, y en dos puntos intermedios entre ellos. Los puntos intermedios se definen mediante un segundo reloj desfasado 90° con respecto al primero. El efecto es la entrega de cuatro bits de datos por línea de señal por ciclo de reloj. ^{[ 1 ]}

En un sistema de velocidad de datos cuádruple, las líneas de datos operan al doble de la frecuencia de la señal de reloj. Esto contrasta con los sistemas de velocidad de datos doble, en los que las líneas de reloj y de datos operan a la misma frecuencia. ^{[ 1 ]}

La tecnología de velocidad de datos cuádruple fue introducida por Intel en su procesador Pentium 4 con núcleo Willamette y posteriormente empleada en sus gamas de procesadores Atom , Pentium 4, Celeron , Pentium D y Core 2. Esta tecnología ha permitido a Intel producir conjuntos de chips y procesadores que pueden comunicarse entre sí a velocidades de datos propias de la tecnología tradicional de bus frontal (FSB), que oscilan entre 400 MT /s y 1600 MT/s, manteniendo al mismo tiempo una frecuencia de reloj real más baja y, por lo tanto, más estable, de 100 MHz a 400 MHz. ^{[ 2 ]}     

Las razones para operar en QDR en lugar de DDR son muy diferentes de las que se citan para operar en DDR en lugar de una velocidad de datos única (SDR). El uso de DDR permitió a los fabricantes de memoria enviar datos a la misma velocidad que el pulso del reloj (una transición de línea de datos por cada transición de línea de reloj), mientras que SDR solo podía enviar datos a la velocidad del ciclo de reloj (una transición de línea de datos por cada flanco ascendente de la línea de reloj). Una implementación ingenua de QDR resultaría en una velocidad de datos superior a la frecuencia del reloj, anulando cualquier ventaja eléctrica simple.

Las ventajas de QDR surgen al lidiar con la contención del bus. En una computadora moderna, puede haber varias CPU y varios dispositivos de E/S , todos compitiendo por el acceso a la memoria. Para manejar esta contención adecuadamente, los sistemas modernos buscan permitir que las señales se propaguen entre todos los componentes conectados dentro de un solo ciclo de reloj, estableciendo un límite estricto en la velocidad máxima del reloj. Sin embargo, una vez que se ha resuelto la contención, la transferencia de datos puede tratarse como una simple transferencia unidireccional punto a punto. En una transferencia tan simple, ya no es esencial que las señales se propaguen completamente dentro de un ciclo; simplemente necesitan llegar de forma coherente, organizadas por una señal especial llamada "estroboscopio". Este requisito reducido de integridad de la señal permite que la transferencia de datos QDR ocurra al doble de la velocidad del reloj, en comparación con la misma velocidad que el reloj como en DDR. ^{[ 3 ]}

• Doble velocidad de datos
• Bombeo (sistemas informáticos)
• GDDR5X