R4200

El R4200 es un microprocesador diseñado por MIPS Technologies que implementaba la arquitectura del conjunto de instrucciones MIPS III , y que inicialmente se denominó VRX durante su desarrollo. MIPS, que no contaba con capacidad de producción propia, cedió la licencia del diseño a NEC , que lo fabricó y comercializó como VR4200. El primer VR4200, con una frecuencia de 80 MHz , se presentó en 1993, seguido en 1994 por una versión más rápida de 100 MHz.  

El R4300i es una variante del R4200, diseñado por MIPS para aplicaciones integradas. Una versión del R4300i se utilizó en la popular Nintendo 64 y en la placa arcade Hyper Neo Geo 64 de SNK .

El R4200 nunca se utilizó en ordenadores personales y finalmente se reposicionó como un microprocesador integrado que complementaba al R4600 .

Dirigido principalmente a sistemas Windows NT de bajo consumo , como ordenadores personales y portátiles, ^{[ 1 ] : 468} el R4200 se comercializó ofreciendo "el rendimiento de un procesador Pentium a una décima parte del precio". Inicialmente se esperaba que ofreciera el doble de rendimiento que un procesador  Intel 486DX2 de 66 MHz.

Las pruebas de rendimiento SPEC mostraron que el rendimiento de enteros del R4200 ( SPECint ) era de 55, aproximadamente el 85% del Pentium original de Intel (i586, el sucesor del 486), mientras que su rendimiento de punto flotante ( SPECfp ) era de 30, aproximadamente la mitad del del Pentium. ^{[ 2 ]}

El R4200 es un diseño escalar con una arquitectura RISC clásica de cinco etapas . Cabe destacar que el cálculo de la mantisa de punto flotante reutilizaba la ruta de datos de enteros de 64 bits (solo el exponente necesitaba una ruta de datos separada de 12 bits). ^{[ 3 ]} Este esquema redujo el tamaño del chip y el número de transistores, disminuyendo así el costo y el consumo de energía. Si bien esto redujo el rendimiento de punto flotante , las aplicaciones previstas del R4200 no requerían un alto rendimiento en este ámbito.

El R4200 cuenta con una caché de instrucciones de 16 kB y una caché de datos de 8 kB. Ambas cachés son de mapeo directo . La caché de instrucciones tiene un tamaño de línea de 32 bytes, mientras que la caché de datos tiene un tamaño de línea de 16 bytes. La caché de datos utiliza el protocolo de escritura diferida (write-back) .  

El R4200 dispone de un búfer de traducción anticipada (TLB) de 32 entradas para datos y un TLB de 4 entradas para instrucciones. Admite direcciones físicas de 33 bits. El bus del sistema tiene un ancho de 64 bits y funciona a la mitad de la frecuencia del reloj interno.

El R4200 contenía 1,3 millones de transistores y tenía un área de 81  mm² . NEC fabricó el R4200 mediante un proceso ^de 600 nm con tres niveles de interconexión. Se encapsulaba en una matriz de rejilla de pines cerámicos de 179 pines , compatible con los R4x00PC y R4600 , o en un paquete plano cuádruple de plástico (PQFP) de 208 pines . Utilizaba una  fuente de alimentación de 3,3 V, con una disipación típica de 1,8  W y un máximo de 2  W a 80  MHz.

El R4300i es un derivado del R4200, diseñado por MIPS para aplicaciones embebidas y anunciado el 17 de abril de 1995. ^{[ 4 ]} Mejora el R4200 con un multiplicador entero más rápido que presenta menor latencia y un bus de sistema simplificado de 32 bits para reducir costos. El chip, que mide 45  mm², fue fabricado utilizando un proceso de 350 nm y fue empaquetado en un PQFP de 120 pines de bajo costo mediante el empleo de líneas de dirección y datos multiplexadas. Funciona con una  fuente de alimentación de 3,3 V y disipa 1,5  W a 40  MHz (80  MHz internamente), ^{[ 5 ]} 1,8  W a 100  MHz y 2,2  W a 133  MHz.

El R4300i fue licenciado a NEC y Toshiba , quienes lo comercializaron como VR4300 y TX4300, respectivamente, con  versiones de 100 y 133 MHz.

NEC produjo una versión del VR4300 para la Nintendo 64 llamada CPU-NUS, con una frecuencia de reloj de 93,75  MHz y un rendimiento de 125 MIPS Dhrystone . ^{[ 6 ]} Popular Electronics comparó su potencia de procesamiento con la de los procesadores de escritorio Pentium contemporáneos. ^{[ 7 ]} Aunque limitado por un bus de sistema de 32 bits más estrecho , el VR4300 conservaba las capacidades de cálculo del más potente R4300i de 64 bits. ^{[ 6 ]} Sin embargo, no todo el software utilizaba precisión de 64 bits. Por ejemplo, los juegos de Nintendo 64 dependían principalmente de operaciones de 32 bits más rápidas y compactas. ^{[ 8 ]}

NEC también desarrolló otros dos derivados para el mercado de sistemas embebidos, el VR4305 y el VR4310, anunciados el 20 de enero de 1998. ^{[ 9 ]} El VR4310, disponible a 100, 133 o 167  MHz, se fabricó en un proceso de 250 nm y se empaquetó en un PQFP de 120 pines.

• "MIPS y NEC lanzarán un dispositivo de 64 bits". (17 de abril de 1995). Noticias electrónicas .
• "NEC presenta un nuevo chip MIPS para Nintendo". (8 de mayo de 1995). Microprocessor Report .
• Gwennap, Linley (31 de mayo de 1993). "MIPS alcanza nuevos mínimos con el diseño R4200". Microprocessor Report , págs.  6-9 .
• Levy, Marcus (15 de septiembre de 1994). "21.º Directorio Anual de Microprocesadores de EDN". EDN .
• Ryan, Bob; Thompson, Tom (enero de 1994). "RISC crece". Byte .
• Yeung, NK et al. (1994). "El diseño de un procesador RISC 55SPECint92 de menos de 2 W". ISSCC Digest of Technical Papers . pp.  206 – 207.
• Zivkov, B.; Ferguson, B.; Gupta, M. (1994). Compcon Spring '94, resumen de artículos . págs.  18 – 25.