Instituto de Investigación Científica para el Desarrollo de Sistemas

SRISA ha diseñado varias CPU compatibles con MIPS para cálculos de propósito general. Estas incluyen:

• KOMDIV-32 ( en ruso : КОМДИВ-32 ) es una familia de microprocesadores de 32 bits , MIPS-I ISA.
• KOMDIV-64 ( en ruso : КОМДИВ-64 ) es una familia de microprocesadores de 64 bits, MIPS-IV ISA
• KOMDIV-64 ( en ruso : КОМДИВ-64 ) es una familia de microprocesadores de 64 bits, MIPS-IV ISA
• "1890VM8Ya" es un microprocesador de 64 bits, utilizado en el módulo de CPU en "TSP16/TSP21", ^{[ 1 ]} sistema informático integrado en el Sukhoi Su-57 "caza a reacción de quinta generación" y Su-35 "caza a reacción de cuarta generación++". ^{[ 2 ] [ 3 ] [ 4 ]}

Microprocesador superscalar de doble núcleo de 64 bits con arquitectura KOMDIV64 con controladores de sistema y periféricos integrados, memoria caché de segundo nivel y funciones adicionales para el procesamiento de señales digitales. Características principales:

• Compatibilidad con el modo de ejecución de instrucciones de 32 bits y el modo de direccionamiento;
• la presencia de un coprocesador aritmético real que admite los formatos para representar números reales de precisión simple (32 bits) y doble (64 bits), así como el formato "par de números reales de precisión simple";
• la presencia de un coprocesador vectorial especializado optimizado para tareas de álgebra lineal y procesamiento de señales digitales de precisión simple y doble con un banco de registros independiente de 64 registros de 128 bits, que admite formatos de números reales y complejos de precisión simple y doble;
• traducción de direcciones virtuales de 32 y 64 bits a direcciones físicas de 36 bits;
• Búfer de traducción virtual anticipada (jTLB) de 64 direcciones (128 páginas);
• Cachés de búfer de traducción de direcciones virtuales (micro TLB) independientes para 4 direcciones para instrucciones y datos, transparentes para el modelo de software;
• cachés de instrucciones de primer nivel, asociativas por conjuntos, separadas, de 32 KB (8 secciones) y de datos de 16 KB (4 secciones);
• Memoria caché de 2 niveles de 512 KB (4 secciones);
• Bus interno de 128 bits;
• Arquitectura segmentada superscalar de 7 etapas con precarga de instrucciones y capacidad para ejecutar dos instrucciones por ciclo;
• lectura de hasta cuatro comandos por ciclo de reloj;
• Predicción dinámica de bifurcaciones y ejecución especulativa de instrucciones.
• 2 controladores de memoria dinámica DDR2/DDR3 de 400/800 MHz;
• 2 controladores de interfaz RapidIO;
• Conmutador RapidIO integrado con 4 canales serie y un canal paralelo;
• Controlador PCI de 33/66 MHz;
• Controlador de puerto serie RS232 (2 puertos);
• 2 controladores Ethernet 1000/100/10;
• 1 controlador SATA 3.0 con 2 canales;
• 1 controlador host USB 2.0 con 2 canales;
• Controlador SPI (4 dispositivos);
• Controlador I2C;
• 16 comandos de un solo uso;
• controlador de interrupciones;
• 5 temporizadores;
• Controlador de depuración en circuito EJTAG.

Desde 1998, el departamento de Programación de Sistemas de SRISA ha desarrollado varios sistemas operativos en tiempo real (RTOS) sucesivos similares a UNIX, entre los que se incluyen:

• Sistema operativo en tiempo real (RTOS) compatible con POSIX 1003.1 , desarrollado desde enero de 1998; sin embargo, los sockets de red se tomaron prestados de FreeBSD ; admitía el protocolo TCP/IP y el conjunto de herramientas X Window ; se ejecuta en las CPU basadas en MIPS mencionadas anteriormente. ^{[ 5 ]}
• El RTOS compatible con POSIX 1003.1 y Arinc 653 se exhibió por primera vez en SofTool-2008, -2009 y -2010 en Moscú. ^{[ 6 ]} Fue un proyecto conjunto entre los equipos de Alt Linux y SRISA. ^{[ 7 ] : 70}