Sumador binario en serie

El sumador binario en serie o sumador bit a bit es un circuito digital síncrono que realiza la suma binaria bit a bit. ^[¹^] El sumador completo en serie tiene tres entradas de un bit para los números que se van a sumar y el acarreo de entrada. Tiene dos salidas de un bit para la suma y el acarreo de salida. La señal de acarreo de entrada es la señal de acarreo de salida calculada previamente. La suma se realiza sumando cada bit, del menor al mayor, uno por ciclo de reloj.

Suma binaria en serie

La suma binaria en serie se realiza mediante un flip-flop y un sumador completo . El flip-flop recibe la señal de acarreo de salida en cada ciclo de reloj y proporciona su valor como señal de acarreo de entrada en el siguiente ciclo. Una vez que todos los bits de los operandos de entrada han llegado, todos los bits de la suma han salido por la salida de suma.

restador binario en serie

El restador binario en serie funciona igual que el sumador binario en serie, con la diferencia de que el número que se resta se convierte a su complemento a dos antes de sumarlo. Alternativamente, el número que se va a restar se convierte a su complemento a uno invirtiendo sus bits, y el flip-flop de acarreo se inicializa a 1 en lugar de a 0, como en la suma. El complemento a uno más el 1 es el complemento a dos.

Ejemplo de operación

Decimal

5+9=14

X=5, Y=9, Suma=14

Binario

0101+1001=1110

Suma de cada paso

*La suma comienza desde el LSb

Resultado = 1110 o 14

Véase también

sumador binario paralelo

Referencias

↑ Even, Guy (2006). «Sobre la enseñanza del diseño de sumadores rápidos: una revisión de Ladner y Fischer». Informática teórica: ensayos en memoria de Shimon Even (PDF) . Berlín, Heidelberg: Springer Berlin Heidelberg. pp. 313–347 . ISBN 978-3-540-32880-3.

Lecturas adicionales

http://www.quinapalus.com/wires8.html
http://www.asic-world.com/digital/arithmetic3.html

Enlaces externos

Sumador serie interactivo : proporciona la lógica visual del circuito sumador serie construido con el simulador de Teahlab.

[1] Even, Guy (2006). «Sobre la enseñanza del diseño de sumadores rápidos: una revisión de Ladner y Fischer». Informática teórica: ensayos en memoria de Shimon Even (PDF) . Berlín, Heidelberg: Springer Berlin Heidelberg. pp. 313–347 . ISBN 978-3-540-32880-3.

[