Hispanopedia Wiki
Articulo de referencia

SmartSpice

SmartSpice es una versión comercial de SPICE (Simulation Program with Integrated Circuit Emphasis) desarrollada por Silvaco . SmartSpice se utiliza para diseñar circuitos analóg...

Hispanopedia WikiContenido en espanolLectura gratuita

SmartSpice es una versión comercial de SPICE (Simulation Program with Integrated Circuit Emphasis) desarrollada por Silvaco . SmartSpice se utiliza para diseñar circuitos analógicos complejos , analizar redes críticas, caracterizar bibliotecas de celdas y verificar diseños analógicos de señal mixta. SmartSpice es compatible con flujos de diseño analógico populares y modelos de dispositivos proporcionados por fundiciones. Admite un entorno de simulación con espacio de diseño reducido. [ 1 ] Entre sus usos en la industria electrónica se encuentra el análisis de temporización dinámica . [ 2 ]

Características principales

  • Listas de conexiones, modelos, funciones de análisis y resultados compatibles con HSPICE.
  • Puede gestionar hasta 400.000 dispositivos activos en la versión de 32 bits y 8 millones de dispositivos activos en la versión de 64 bits.
  • Admite múltiples subprocesos para operación en paralelo.
  • Múltiples solucionadores y algoritmos de pasos
  • Colección de modelos SPICE calibrados para tecnologías tradicionales (bipolar, CMOS) y tecnologías emergentes (por ejemplo, TFT, SOI, [ 3 ] HBT, FRAM)
  • Proporciona un entorno de desarrollo de modelos abierto y capacidad de comportamiento analógico con opción Verilog-A.
  • Admite el flujo analógico de Cadence a través de OASIS.
  • Ofrece un método transitorio no Monte Carlo para simular el ruido transitorio en circuitos dinámicos no lineales.

Modelos de transistores compatibles

  • BJT/HBT: Gummel-Poon, Quasi-RC, VBIC, MEXTRAM, MODELLA, HiCUM
  • MOSFET: NIVEL 1, NIVEL 2, NIVEL 3, BSIM1, BSIM3, BSIM4, BSIM5, MOS 11, PSP, MOS 20, EKV , HiSIM, HVMOS
  • TFT: Modelos de TFT amorfos y de polisilicio: Berkeley, Leroux, RPI
  • SOI: Berkeley BSIM3SOI PD/DD/FD, UFS, LETISOI
  • MESFET: Statz, Curtice I y II, TriQuint
  • JFET: NIVEL 1, NIVEL 2
  • Diodo: Berkeley, Fowler-Nordheim, Philips JUNCAP/Nivel 500
  • FRAM: Ramtron FCAP

Formatos de entrada compatibles

Lista de conexiones Berkeley SPICE, lista de conexiones HSPICE, archivos de matriz RLGC de elementos W, archivos de modelo de parámetros S, Verilog-A y AMS, C/C++

Formatos de salida compatibles

Archivos sin procesar, listados de salida, resultados de análisis, datos de medición, formas de onda (portables entre plataformas Unix/Windows).

Referencias

  1. ↑ Chatterjee, Pallab. "Redondeando los rincones del diseño" . Chip Design Mag . Consultado el 14 de abril de 2010 .
  2. ↑ Thimmannagari, Chandra (2005). Diseño de CPU: Respuestas a preguntas frecuentes . Springer. pp . 201. ISBN  038723800X.
  3. ^ Marshall, Andrés; Natarajan, Sreedhar (2002). Diseño SOI . Saltador. pag. 71. 
  • Silvaco
  • SmartSpice