Hispanopedia Wiki
Articulo de referencia

par de transferencia de giro

Un modelo sencillo de par de transferencia de espín para dos capas antialineadas. La corriente que sale de la capa fija está polarizada en espín. Al llegar a la capa libre, los ...

Hispanopedia WikiContenido en espanolLectura gratuita

Un modelo sencillo de par de transferencia de espín para dos capas antialineadas. La corriente que sale de la capa fija está polarizada en espín. Al llegar a la capa libre, los espines mayoritarios se relajan a estados de menor energía con espín opuesto, aplicando un par a la capa libre en el proceso.
Diagrama esquemático de una válvula de espín/unión túnel magnética. En una válvula de espín, la capa espaciadora (púrpura) es metálica; en una unión túnel magnética, es aislante.

El par de transferencia de espín ( STT , por sus siglas en inglés) es un efecto mediante el cual la orientación de una capa magnética en una unión túnel magnética o válvula de espín puede modificarse utilizando una corriente polarizada en espín.

Los portadores de carga (como los electrones) poseen una propiedad conocida como espín , que consiste en una pequeña cantidad de momento angular intrínseco al portador. Una corriente eléctrica generalmente no está polarizada (consta de un 50 % de electrones con espín hacia arriba y un 50 % con espín hacia abajo); una corriente polarizada por espín es aquella con una mayor proporción de electrones de un espín u otro. Al hacer pasar una corriente a través de una capa magnética gruesa (generalmente llamada "capa fija"), se puede producir una corriente polarizada por espín. Si esta corriente polarizada por espín se dirige hacia una segunda capa magnética más delgada (la "capa libre"), el momento angular se puede transferir a esta capa, cambiando su orientación. Esto se puede utilizar para excitar oscilaciones o incluso invertir la orientación del imán. Estos efectos generalmente solo se observan en dispositivos a escala nanométrica.

Memoria de par de transferencia de giro

El par de transferencia de espín se puede utilizar para invertir los elementos activos en la memoria de acceso aleatorio magnética. La memoria de acceso aleatorio magnética de par de transferencia de espín (STT-RAM o STT-MRAM) es una memoria no volátil con un consumo de energía de fuga casi nulo, lo que representa una gran ventaja sobre las memorias basadas en carga, como la SRAM y la DRAM . La STT-RAM también tiene las ventajas de un menor consumo de energía y una mejor escalabilidad que la memoria de acceso aleatorio magnetoresistiva convencional (MRAM), que utiliza campos magnéticos para invertir los elementos activos. [ 1 ] La tecnología de par de transferencia de espín tiene el potencial de hacer posibles los dispositivos MRAM que combinan bajos requisitos de corriente y un costo reducido; sin embargo, la cantidad de corriente necesaria para reorientar la magnetización es actualmente demasiado alta para la mayoría de las aplicaciones comerciales, y la reducción de esta densidad de corriente por sí sola es la base de la investigación académica actual en espintrónica. [ 2 ]

Desarrollo industrial

El Centro de Investigación de Sony publicó la primera solicitud de patente japonesa para SPINOR (memoria RAM ortogonal no volátil con inyección polarizada por espín), precursora de la memoria RAM STT, en 1997. [ 3 ] Posteriormente, en IEDM 2005, los investigadores de Sony informaron sobre la primera memoria STT de 4 kb funcional, denominada Spin-RAM, con la sustitución de la capa espaciadora paramagnética de la memoria SPINOR por un dieléctrico de MgO. [ 4 ]

Hynix Semiconductor y Grandis formaron una asociación en abril de 2008 para explorar el desarrollo comercial de la tecnología STT-RAM. [ 5 ] [ 6 ]

Hitachi y la Universidad de Tohoku demostraron una STT-RAM de 32 Mbit en junio de 2009. [ 7 ]

En 2010, Seagate presentó la primera STT-RAM de 16 Kb fabricada en Estados Unidos utilizando tecnologías de fundición de semiconductores disponibles comercialmente. [ 8 ] [ 9 ]

El 1 de agosto de 2011, Grandis anunció que había sido adquirida por Samsung Electronics por una suma no revelada. [ 10 ]

En 2011, Qualcomm presentó una STT-MRAM integrada de 1 Mbit, fabricada con la tecnología LP de 45 nm de TSMC  en el Simposio sobre Circuitos VLSI . [ 11 ]

En mayo de 2011, Russian Nanotechnology Corp. anunció una inversión de 300 millones de dólares en Crocus Nano Electronics (una empresa conjunta con Crocus Technology ) que construirá una fábrica de MRAM en Moscú, Rusia.

En 2012, Everspin Technologies lanzó el primer módulo de memoria DDR3 de doble línea disponible comercialmente , ST-MRAM, que tiene una capacidad de 64 Mb. [ 12 ]

En junio de 2019, Everspin Technologies comenzó la producción piloto de  chips STT-MRAM de 1 Gb y 28 nm. [ 13 ]

En diciembre de 2019, Intel demostró STT-MRAM para caché L4 [ 14 ].

En 2022, TechInsights encontró 16 Mb de memoria STT-MRAM integrada en el MCU del rastreador de actividad física FitBit Luxe y en el de varios otros productos portátiles disponibles comercialmente. [ 15 ]

Otras empresas que trabajan en STT-RAM incluyen Avalanche Technology, Crocus Technology [ 16 ] y Spin Transfer Technologies. [ 17 ]

Véase también

Referencias

  1. ^ Bhatti, Sabpreet; Sbiaa, Rachid; Hirohata, Atsufumi; Oh no, Hideo; Fukami, Shunsuke; Piramanayagam, SN (2017). "Memoria de acceso aleatorio basada en espintrónica: una revisión" . Materiales hoy . 20 (9): 530. doi : 10.1016/j.mattod.2017.07.007 . hdl : 10356/146755 .
  2. ↑ Ralph, DC; Stiles, MD (abril de 2008). "Pares de transferencia de espín". Journal of Magnetism and Magnetic Materials . 320 (7): 1190– 1216. arXiv : 0711.4608 . Bibcode : 2008JMMM..320.1190R . doi : 10.1016/j.jmmm.2007.12.019 . ISSN 0304-8853 . S2CID 3209246 .  
  3. ↑ Maiken, Eric. "Dispositivo de memoria de acceso aleatorio no volátil" . patents.google.com . Oficina de Patentes de Japón . Consultado el 20 de mayo de 2023 .
  4. ↑ Hosomi, M (diciembre de 2005). "Una nueva memoria no volátil con conmutación de magnetización por transferencia de par de espín: Spin-ram". Reunión Internacional de Dispositivos Electrónicos del IEEE, 2005. IEDM Technical Digest . págs. 459–462 . doi : 10.1109/IEDM.2005.1609379 . ISBN  0-7803-9268-X. S2CID 17635524 . 
  5. ↑ "Comunicado de prensa de Grandis que describe la asociación con Hynix" (PDF) . Grandis. 1 de abril de 2008. Archivado del original (PDF) el 14 de abril de 2012. Consultado el 15 de agosto de 2008 .
  6. ↑ "Comunicado de prensa de Hynix que describe la asociación con Grandis" . Hynix. 2 de abril de 2008. Consultado el 15 de agosto de 2008 .
  7. ↑ "Sesión 8-4: SPRAM 2T1R de 32 Mb con controlador de escritura bidireccional localizado y celda de referencia ecualizada de doble matriz '1'/'0'" . vlsisymposium.org . Archivado del original el 12 de marzo de 2012.
  8. ↑ Chen, Y (marzo de 2010). "Un esquema de autorreferencia no destructivo para la memoria de acceso aleatorio de par de transferencia de espín (STT-RAM)". Conferencia y exposición de diseño, automatización y pruebas en Europa (DATE), 2010. págs. 148–153 . doi : 10.1109/DATE.2010.5457219 . ISBN  978-3-9810801-6-2.
  9. ↑ Chen, Y. "Un esquema de autorreferencia no destructivo para memoria de acceso aleatorio de par de transferencia de espín (STT-RAM)". Simposio internacional ACM/IEEE sobre electrónica y diseño de bajo consumo (ISLPED), 2010. págs. 1–6 . doi : 10.1145/1840845.184084 . 
  10. ↑
  11. ↑ Kim, JP; Qualcomm Inc., San Diego, CA, EE. UU.; Taehyun Kim; Wuyang Hao; Rao, HM; Kangho Lee; Xiaochun Zhu; Xia Li; Wah Hsu; Kang, SH; Matt, N.; Yu, N. (15–17 de junio de 2011). Una STT-MRAM integrada de 45 nm y 1 Mb con técnicas de diseño para minimizar la interferencia de lectura . Simposio de 2011 sobre circuitos VLSI (VLSIC). IEEE . ISBN 978-1-61284-175-5ISSN 2158-5601 . Archivado del original el 1 de julio de 2017. Consultado el 30 de noviembre de 2019 . {{cite conference}}: CS1 maint: varios nombres: lista de autores ( enlace )
  12. ↑ "Everspin lanza la primera memoria ST-MRAM con un rendimiento 500 veces superior al de la memoria flash" . Computerworld . 12 de noviembre de 2012. Consultado el 25 de septiembre de 2014 .
  13. ↑ "Everspin inicia la fase de producción piloto del primer componente STT-MRAM de 1 Gb y 28 nm del mundo | Everspin" . www.everspin.com . Consultado el 25 de junio de 2019 .
  14. ↑ "Intel demuestra la tecnología STT-MRAM para la caché L4" . 10 de diciembre de 2019.
  15. ↑ "Se ha retirado el chip eMRAM TSMC 22ULL ​​de la caché Ambiq™ Apollo4" . 20 de junio de 2023.
  16. ↑ "Comunicado de prensa de Crocus que describe el nuevo prototipo de MRAM" . crocus-technology.com . Crocus. 1 de octubre de 2009. Archivado del original el 20 de abril de 2012.
  17. ↑ "Entrevista con Vincent Chun de Spin transfer technologies" . Mram-info.com . Consultado el 7 de febrero de 2014 .
  • Applet de par de giro
  • JC Slonczewski: "Excitación de multicapas magnéticas mediante corriente (1996)", Journal of magnetism and magnetic materials, volumen 159, números 1-2, junio de 1996, páginas L1-L7.