Articulo de referencia

silicio tensionado

silicio tensionado El silicio tensionado es una capa de silicio en la que los átomos de silicio se estiran más allá de su distancia interatómica normal. [ 1 ] Esto se puede logr...

silicio tensionado

El silicio tensionado es una capa de silicio en la que los átomos de silicio se estiran más allá de su distancia interatómica normal. [ 1 ] Esto se puede lograr colocando la capa de silicio sobre un sustrato de silicio-germanio ( Si Ge ). A medida que los átomos de la capa de silicio se alinean con los átomos de la capa subyacente de silicio-germanio (que están dispuestos un poco más separados, con respecto a los de un cristal de silicio masivo), los enlaces entre los átomos de silicio se estiran, dando lugar al silicio tensionado. Al separar más estos átomos de silicio, se reducen las fuerzas atómicas que interfieren con el movimiento de los electrones a través de los transistores y, por lo tanto, se mejora la movilidad , lo que resulta en un mejor rendimiento del chip y un menor consumo de energía. Estos electrones pueden moverse un 70 % más rápido, lo que permite que los transistores de silicio tensionado conmuten un 35 % más rápido.

Entre los avances más recientes se incluye la deposición de silicio tensionado mediante epitaxia en fase vapor metalorgánica ( MOVPE ) con compuestos metalorgánicos como fuentes de partida, por ejemplo, fuentes de silicio ( silano y diclorosilano ) y fuentes de germanio ( germanio , tetracloruro de germanio e isobutilgermano ).

Métodos más recientes para inducir tensión incluyen el dopaje de la fuente y el drenaje con átomos de red no coincidentes como el germanio y el carbono . [ 2 ] El dopaje con germanio de hasta un 20% en la fuente y el drenaje del MOSFET de canal P causa tensión compresiva uniaxial en el canal, aumentando la movilidad de los huecos. El dopaje con carbono tan bajo como 0,25% en la fuente y el drenaje del MOSFET de canal N causa tensión de tracción uniaxial en el canal, aumentando la movilidad de los electrones . Cubrir el transistor NMOS con una capa de nitruro de silicio altamente tensada es otra forma de crear tensión de tracción uniaxial. A diferencia de los métodos a nivel de oblea para inducir tensión en la capa del canal antes de la fabricación del MOSFET, los métodos mencionados anteriormente utilizan la tensión inducida durante la propia fabricación del MOSFET para alterar la movilidad de los portadores en el canal del transistor.

Historia

La idea de utilizar germanio para tensar el silicio con el fin de mejorar los transistores de efecto de campo parece remontarse al menos a 1991. [ 3 ]

En 2000, un informe del MIT investigó la movilidad de huecos teórica y experimental en dispositivos PMOS basados ​​en heteroestructuras de SiGe. [ 4 ]

En 2003, se informó que IBM estaba entre los principales defensores de la tecnología. [ 5 ]

En 2002, Intel había incorporado la tecnología de silicio tensionado en su serie de microprocesadores Pentium x86 de 90 nm a principios de 2000. [ 5 ] En 2005, la empresa AmberWave demandó a Intel por presunta infracción de patente relacionada con la tecnología de silicio tensionado.

Véase también

Referencias

  1. Sun, Y.; Thompson, SE; Nishida, T. (2007). "Física de los efectos de deformación en semiconductores y transistores de efecto de campo metal-óxido-semiconductor". Journal of Applied Physics . 101 (10): 104503–104503–22. Bibcode : 2007JAP...101j4503S . doi : 10.1063/1.2730561 . ISSN 0021-8979 . 
  2. Bedell, SW; Khakifirooz, A.; Sadana, DK (2014). "Escalado de deformación para CMOS". MRS Bulletin . 39 (2): 131– 137. Bibcode : 2014MRSBu..39..131B . doi : 10.1557/mrs.2014.5 . ISSN 0883-7694 . 
  3. Vogelsang, T.; Hofmann, KR (noviembre de 1992). "Movilidades electrónicas y velocidades de deriva de campo alto en silicio tensionado sobre sustratos de silicio-germanio". IEEE Transactions on Electron Devices . 39 (11): 2641– 2642. Bibcode : 1992ITED...39.2641V . doi : 10.1109/16.163490 .
  4. E. Tanasa, Corina (septiembre de 2002). Movilidad de huecos y masa efectiva en dispositivos PMOS basados ​​en heteroestructuras de SiGe (Informe). Instituto Tecnológico de Massachusetts.
  5. 1 2 Lammers, David (2002-08-13). "Intel adopta silicio tensionado para el proceso de 90 nanómetros" . EDN . Recuperado el 2022-07-09 .

Lecturas adicionales

  • Desarrollo de nuevos precursores de germanio para la epitaxia de SiGe ; Presentación en la 210ª Reunión de la ECS (Simposio de SiGe), Cancún, México, 29 de octubre de 2006.
  • Shenai, Deo V.; Dicarlo, Ronald L.; Power, Michael B.; Amamchyan, Artashes; Goyette, Randall J.; Woelk, Egbert (2007). "Precursores de germanio líquido alternativos más seguros para capas de SiGe graduadas relajadas y silicio tensionado mediante MOVPE". Journal of Crystal Growth . 298 : 172–175 . Bibcode : 2007JCrGr.298..172S . doi : 10.1016/j.jcrysgro.2006.10.194 .