Circuito síncrono

En electrónica digital , un circuito síncrono es un circuito digital en el que los cambios en el estado de los elementos de memoria se sincronizan mediante una señal de reloj . En un circuito lógico digital secuencial , los datos se almacenan en dispositivos de memoria llamados biestables o pestillos. La salida de un biestable es constante hasta que se aplica un pulso a su entrada de reloj , momento en el que la entrada del biestable se conecta a su salida. En un circuito lógico síncrono, un oscilador electrónico llamado reloj genera una secuencia de pulsos, la señal de reloj . Esta señal de reloj se aplica a cada elemento de almacenamiento, por lo que en un circuito síncrono ideal, cada cambio en los niveles lógicos de sus componentes de almacenamiento es simultáneo. Idealmente, la entrada de cada elemento de almacenamiento ha alcanzado su valor final antes de que se produzca el siguiente pulso de reloj, por lo que el comportamiento de todo el circuito se puede predecir con exactitud. En la práctica, se requiere cierto retardo para cada operación lógica, lo que resulta en limitaciones de velocidad máxima a la que puede funcionar cada sistema síncrono.

Para que estos circuitos funcionen correctamente, se requiere un gran cuidado en el diseño de las redes de distribución de reloj . El análisis de temporización estática se utiliza a menudo para determinar la velocidad máxima de funcionamiento segura.

Casi todos los circuitos digitales, y en particular casi todas las CPU, son circuitos totalmente síncronos con un reloj global. Las excepciones a menudo se comparan con los circuitos totalmente síncronos. Las excepciones incluyen circuitos autosíncronos, ^{[ 1 ]}^{[ 2 ]}^{[ 3 ]}^{[ 4 ]} circuitos localmente síncronos globalmente asíncronos y circuitos totalmente asíncronos .

Véase también

Referencias

↑ Laboratorios Asada e Ikeda. "Circuito autosíncrono" . "FPGA autosíncrona". 2009.
↑ "bloques lógicos configurables auto-síncronos" .
↑ Devlin, Benjamin; Ikeda, Makoto; Asada, Kunihiro. "Operación de energía mínima con control de potencia autónomo a nivel de puerta síncrono y escalado de voltaje" . 2012. doi : 10.1587/transele.E95.C.546
↑ Devlin, B.; Ueki, H.; Mori, S.; Miyauchi, S.; Ikeda, M.; Asada, K. "Análisis del rendimiento y del ataque de canal lateral de un elemento de procesamiento de multiplicador de Montgomery auto-síncrono para RSA en CMOS de 40 nm" . 2012. doi : 10.1109/ASSCC.2012.6570807

[1] Laboratorios Asada e Ikeda. "Circuito autosíncrono" . "FPGA autosíncrona". 2009.

[2] "bloques lógicos configurables auto-síncronos" .

[3] Devlin, Benjamin; Ikeda, Makoto; Asada, Kunihiro. "Operación de energía mínima con control de potencia autónomo a nivel de puerta síncrono y escalado de voltaje" . 2012. doi : 10.1587/transele.E95.C.546

[4] Devlin, B.; Ueki, H.; Mori, S.; Miyauchi, S.; Ikeda, M.; Asada, K. "Análisis del rendimiento y del ataque de canal lateral de un elemento de procesamiento de multiplicador de Montgomery auto-síncrono para RSA en CMOS de 40 nm" . 2012. doi : 10.1109/ASSCC.2012.6570807

[ 1 ]

[ 2 ]

[ 3 ]

[ 4 ]