Diseño y verificación de sistemas electrónicos

El diseño y la verificación a nivel de sistema electrónico ( ESL ) es una metodología de diseño electrónico centrada en aspectos de mayor nivel de abstracción. El término Diseño a Nivel de Sistema Electrónico o ESL fue definido por primera vez por Gartner Dataquest , una empresa de análisis de la industria EDA, el 1 de febrero de 2001. ^{[ 1 ]} En Diseño y Verificación ESL ^{[ 2 ]} se define como: "la utilización de abstracciones apropiadas para aumentar la comprensión de un sistema y mejorar la probabilidad de una implementación exitosa de la funcionalidad de manera rentable".

La premisa básica es modelar el comportamiento de todo el sistema utilizando un lenguaje de bajo nivel como C , C++ o herramientas de diseño gráfico basadas en modelos. Están surgiendo nuevos lenguajes que permiten la creación de un modelo con un nivel de abstracción superior, incluyendo lenguajes de diseño de sistemas de propósito general como SysML , así como aquellos específicos para el diseño de sistemas embebidos como SMDL y SSDL. La implementación rápida y correcta por construcción del sistema puede automatizarse utilizando herramientas EDA como la síntesis de alto nivel y las herramientas de software embebido , aunque gran parte de ella se realiza manualmente en la actualidad. El ESL también puede lograrse mediante el uso de SystemC como lenguaje de modelado abstracto .

ESL es un enfoque establecido en muchas de las principales empresas de diseño de sistemas en un chip (SoC) del mundo, y se utiliza cada vez más en el diseño de sistemas . ^{[ 3 ]} Desde su génesis como una metodología de modelado de algoritmos sin "vínculos con la implementación", ESL está evolucionando hacia un conjunto de metodologías complementarias que permiten el diseño, la verificación y la depuración de sistemas embebidos hasta la implementación de hardware y software de SoC personalizados , sistemas en FPGA , sistemas en placa y sistemas multiplaca completos.

El diseño y la verificación son dos disciplinas distintas dentro de esta metodología. Algunas prácticas consisten en mantener ambos elementos separados, mientras que otras abogan por una mayor integración entre diseño y verificación. ^{[ 4 ]}

Ya sea ESL u otros sistemas, el diseño se refiere al "diseño simultáneo de las partes de hardware y software de un producto electrónico". ^{[ 5 ]}

Existen diversos tipos de herramientas EDA para el diseño de ESL. El componente clave es la Plataforma Virtual, que es esencialmente un simulador. La Plataforma Virtual suele admitir el modelado a nivel de transacción (TLM), donde las operaciones de un componente sobre otro se modelan mediante una simple llamada a un método entre los objetos que modelan cada componente. Esta abstracción proporciona una considerable mejora de velocidad con respecto al modelado con precisión de ciclo, ya que miles de eventos a nivel de red en el sistema real pueden representarse simplemente pasando un puntero; por ejemplo, para modelar la recepción de un paquete Ethernet, se suele utilizar SystemC.

Otras herramientas permiten importar y exportar componentes, así como comunicarse con ellos mediante diferentes niveles de abstracción. Por ejemplo, un componente RTL puede convertirse en un modelo SystemC utilizando VtoC ^{[ 6 ]} o Verilator. Además, la síntesis de alto nivel (HLS) permite convertir modelos C de un componente en una implementación RTL.

En el diseño y verificación de ESL, las pruebas de verificación se utilizan para demostrar la integridad del diseño del sistema o dispositivo. Se pueden aplicar numerosas técnicas de verificación; estos métodos de prueba generalmente se modifican o personalizan para adaptarse mejor al sistema o dispositivo bajo prueba. Los métodos comunes de verificación de ESL incluyen, entre otros: ^{[ 7 ]}

• Arquitectura modular
• Generación de estímulos aleatorios restringidos
• Inyección de errores
• Entornos de simulación completos

La verificación suele ser proporcionada por el diseñador del sistema/dispositivo, pero en muchos casos se requiere una verificación independiente adicional.

Se han planteado algunas críticas al diseño y verificación de ESL. Estas incluyen un enfoque excesivo en lenguajes basados ​​en C y dificultades para representar procesos paralelos. ^{[ 8 ]} También se puede argumentar que el diseño y verificación de ESL es un subconjunto de la verificación y validación .

• Síntesis de alto nivel
• Verificación de alto nivel
• Automatización del diseño electrónico
• Diseño basado en plataformas
• Diseño de circuitos integrados
• Nivel de transferencia de registro
• Lenguaje de especificación de propiedades
• Prototipado virtual
• Sistema C
• Sistema C AMS
• Ingeniería de sistemas
• SystemVerilog
• Modelado a nivel de transacción (TLM)

• Alicia C. Parker ; Yosef Tirat-Gefen; Suhrid A. Wadekar (2007). "Diseño a nivel de sistema". En Wai-Kai Chen (ed.). El manual VLSI (2ª  ed.). Prensa CRC. ISBN 978-0-8493-4199-1Capítulo 76.
• Brian Bailey; Grant Martin (2010). Modelos ESL y su aplicación: Diseño y verificación de sistemas electrónicos en la práctica . Springer. ISBN 978-1-4419-0964-0.
• Frank Rogin; Rolf Drechsler (2010). Depuración a nivel del sistema electrónico . Saltador. ISBN 978-90-481-9254-0.
• Liming Xiu (2007). Metodología de diseño de circuitos VLSI desmitificada: una taxonomía conceptual . Wiley-IEEE. ISBN 978-0-470-12742-1.