Hispanopedia WikiLa familia de acuerdos de interoperabilidad SPI ( System Packet Interface ) del Optical Internetworking Forum especifica interfaces de paquetes canalizadas de chip a chip, comúnmente utilizadas en redes ópticas síncronas y aplicaciones Ethernet . Una aplicación típica de esta interfaz a nivel de paquete es entre un enmarcador (para redes ópticas) o un MAC (para redes IP) y un procesador de red . Otra aplicación podría ser entre un ASIC de procesador de paquetes y un dispositivo de gestión de tráfico.
Contexto
Existen dos grandes categorías de interfaces chip a chip. La primera, representada por PCI-Express e HyperTransport , admite lecturas y escrituras de direcciones de memoria. La segunda categoría transmite paquetes de usuario a través de uno o más canales y está representada por la familia de interfaces independientes del medio IEEE 802.3 y la familia de interfaces de paquetes del sistema del Optical Internetworking Forum . De estas dos últimas, la familia de interfaces de paquetes del sistema está optimizada para transmitir paquetes de usuario desde múltiples canales. Esta familia es la más importante de interfaces chip a chip orientadas a paquetes que se utilizan entre dispositivos en las redes Packet over SONET y Optical Transport Network , los principales protocolos empleados para la comunicación entre ciudades a través de internet.
Presupuesto
Los acuerdos son:
- SPI-3 – Interfaz de paquetes para las capas física y de enlace para OC-48 (2,488 Gbit/s) [ 1 ]
- SPI-4.1 – Interfaz física del sistema de nivel 4 (SPI-4) Fase 1: Una interfaz de sistema para la interconexión entre la capa física y la capa de enlace, o entidades punto a punto que operan a una velocidad OC-192 (10 Gbit/s).
- SPI-4.2 – Interfaz de paquetes del sistema de nivel 4 (SPI-4) Fase 2: Interfaz del sistema OC-192 para dispositivos de capa física y de enlace. [ 2 ]
- SPI-5 – Interfaz de paquetes para las capas física y de enlace para OC-768 (40 Gbit/s)
- SPI-S – Interfaz de paquetes de sistema escalable: útil para interfaces que comienzan con OC-48 y se escalan al rango de terabits [ 3 ]
Historia de las especificaciones
Estos acuerdos surgieron de la donación a la OIF por parte de PMC-Sierra de las definiciones de interfaz POS-PHY PL-3 y PL-4 , que a su vez provenían de las definiciones Utopia del ATM Forum . Estas definiciones anteriores incluían:
- Utopia Nivel 1, una interfaz de 8 bits y 25 MHz que admite enlaces OC-3 y más lentos (o múltiples enlaces que se agregan a menos de 200 Mbit/s).
- Utopia Nivel 2, una interfaz de 16 bits y 50 MHz que admite OC-12 o múltiples enlaces agregados a menos de 800 Mbit/s.
La Interfaz de Paquetes del Sistema, o SPI como se la conoce comúnmente, es un protocolo para la transferencia de paquetes y celdas entre dispositivos de capa física (PHY) y de enlace (LINK) en aplicaciones multigigabit. Este protocolo, desarrollado por el Optical Internetworking Forum (OIF), se está consolidando rápidamente como uno de los estándares de integración más importantes en la historia de las telecomunicaciones y las redes de datos. Los dispositivos que implementan SPI suelen tener velocidades de línea de entre 700 y 800 Mbit/s, e incluso hasta 1 Gbit/s en algunos casos. La versión más reciente, SPI 4 Fase 2 (SPI 4.2), ofrece un ancho de banda de hasta 16 Gbit/s para una interfaz de 16 bits.
El protocolo Interlaken , una variante cercana de SPI-5, reemplazó a la interfaz de paquetes del sistema en el mercado.
Detalles técnicos
SPI 4.2
La interfaz SPI 4.2 se compone de líneas de reloj, control y datos de alta velocidad, y líneas de estado de búfer FIFO de menor velocidad. La línea de datos de alta velocidad incluye un bus de datos de 16 bits, una línea de control de 1 bit y un reloj de doble velocidad de datos (DDR). El reloj puede funcionar hasta 500 MHz, admitiendo hasta 1 GigaTransferencia por segundo. La sección de estado del búfer FIFO consta de un canal de estado de 2 bits y un reloj. SPI 4.2 admite un ancho de datos de 16 bits y puede ser una conexión PHY-link, link-link, link-PHY o PHY-PHY. La interfaz SPI 4.2 admite hasta 256 direcciones de puerto con control de flujo independiente para cada una.
Para garantizar un uso óptimo de los búferes de recepción/transmisión en los dispositivos conectados mediante la interfaz SPI, el tamaño del elemento RBUF/TBUF en dichos dispositivos debe coincidir con el tamaño de la ráfaga de datos SPI-4.2.
Véase también
Referencias
- ↑ "Interfaz de paquetes del sistema de nivel 3: Interfaz del sistema OC-48 para dispositivos de capa física y de enlace" (PDF) . OIF, junio de 2000. Archivado del original (PDF) el 17 de abril de 2018.
- ↑ "Interfaz de paquete del sistema de nivel 4 (SPI-4), Fase 2, Revisión 1: Interfaz del sistema OC-192 para dispositivos de capa física y de enlace" (PDF) . OIF, 15 de octubre de 2003.
- ↑ "Acuerdo de implementación de interfaz de paquetes de sistema escalable: interfaz de paquetes de sistema capaz de funcionar como una capa de adaptación para enlaces de datos en serie" (PDF) . OIF, 17 de noviembre de 2006.
- protocolos de red
