Hispanopedia Wiki
Articulo de referencia

Unidad de procesamiento tensorial

{{cite conference |url=https://dl.acm.org/doi/pdf/10.1145/3079856.3080246 |title=In-Datacenter Performance Analysis of a Tensor Processing Unit |last1=Jouppi |first1=Norman |aut...

Hispanopedia WikiContenido en espanolLectura gratuita

La Unidad de Procesamiento Tensorial ( TPU ) es un circuito integrado de aplicación específica (ASIC) de unidad de procesamiento neuronal (NPU) desarrollado por Google para el aprendizaje automático de redes neuronales . [ 2 ] TensorFlow , Jax y PyTorch son marcos de trabajo compatibles con TPU. [ 3 ] Google comenzó a usar TPU internamente en 2015 y, en 2018, las puso a disposición de terceros , tanto como parte de su infraestructura en la nube como ofreciendo una versión más pequeña del chip para la venta. Actualmente, Google Cloud genera ingresos principalmente a partir de la venta de sistemas TPU.

Comparación de TPU y GPU

En comparación con una unidad de procesamiento gráfico , las TPU están diseñadas para un alto volumen de computación de baja precisión (por ejemplo, tan solo 8 bits de precisión) [ 4 ] con más operaciones de entrada/salida por julio , sin hardware para rasterización o mapeo de texturas . [ 5 ] Los ASIC de TPU se montan en un conjunto de disipador de calor, que puede caber en una ranura de disco duro dentro de un rack de centro de datos , según Norman Jouppi . [ 6 ]

Los distintos tipos de procesadores son adecuados para distintos tipos de modelos de aprendizaje automático. Las TPU son idóneas para las redes neuronales convolucionales ( CNN ), mientras que las GPU ofrecen ventajas para algunas redes neuronales totalmente conectadas, y las CPU pueden tener ventajas para las redes neuronales recurrentes ( RNN ). [ 7 ]

Historia

En 2013, Google reclutó a Amir Salek para establecer capacidades de desarrollo de silicio personalizado para los centros de datos de la compañía. [ 8 ] Como fundador y jefe de Custom Silicon para Google Technical Infrastructure y Google Cloud, Salek lideró el desarrollo del TPU original (el primer chip de producción de Google), TPUv2 (el primer chip de entrenamiento de aprendizaje profundo de producción de la industria), TPUv3, TPUv4, Edge-TPU y productos de silicio adicionales, incluidos VCU, IPU y OpenTitan. [ 9 ] [ 10 ] Según Jonathan Ross, uno de los ingenieros originales de TPU, [ 1 ] y más tarde fundador de Groq , tres grupos separados en Google estaban desarrollando aceleradores de IA, siendo el TPU, una matriz sistólica , [ 11 ] el diseño que finalmente se seleccionó.

Norman P. Jouppi fue el líder técnico y arquitecto principal del desarrollo de la Unidad de Procesamiento Tensorial (TPU) de Google, liderando el rápido diseño, verificación y despliegue de la primera TPU en producción en tan solo 15 meses. [ 12 ] Como autor principal del influyente artículo de 2017 "Análisis del rendimiento en centros de datos de una Unidad de Procesamiento Tensorial", presentado en el 44.º Simposio Internacional sobre Arquitectura de Computadoras (ISCA 2017), Jouppi demostró que la TPU alcanzó un rendimiento entre 15 y 30 veces superior y un rendimiento por vatio entre 30 y 80 veces superior que las CPU y GPU contemporáneas, estableciendo la TPU como una plataforma fundamental para la inferencia de redes neuronales a gran escala en todos los servicios de producción de Google. [ 13 ] [ 14 ]

La unidad de procesamiento tensorial se anunció en mayo de 2016 en la conferencia Google I/O , cuando la compañía dijo que la TPU se había estado utilizando dentro de sus centros de datos durante más de un año. [ 6 ] [ 5 ] El documento de Google de 2017 que describe su creación cita multiplicadores de matrices sistólicas anteriores de arquitectura similar construidos en la década de 1990. [ 15 ] El chip fue diseñado específicamente para el marco TensorFlow de Google , una biblioteca de matemáticas simbólicas utilizada para aplicaciones de aprendizaje automático como redes neuronales . [ 16 ] Sin embargo, a partir de 2017 Google todavía usaba CPU y GPU para otros tipos de aprendizaje automático . [ 6 ] Otros diseños de aceleradores de IA también están apareciendo de otros proveedores y están dirigidos a los mercados de sistemas embebidos y robótica .

Las TPU de Google son de propiedad exclusiva. Algunos modelos están disponibles comercialmente, y el 12 de febrero de 2018, The New York Times informó que Google "permitiría a otras empresas comprar acceso a esos chips a través de su servicio de computación en la nube". [ 17 ] Google ha dicho que se usaron en la serie de juegos de Go entre humanos y máquinas AlphaGo versus Lee Sedol , [ 5 ] así como en el sistema AlphaZero , que produjo programas para jugar ajedrez , shogi y go a partir únicamente de las reglas del juego y llegó a vencer a los programas líderes en esos juegos. [ 18 ] Google también ha usado TPU para el procesamiento de texto de Google Street View y pudo encontrar todo el texto en la base de datos de Street View en menos de cinco días. En Google Fotos , una TPU individual puede procesar más de 100 millones de fotos al día. [ 6 ] También se usa en RankBrain , que Google usa para proporcionar resultados de búsqueda. [ 19 ]

Google proporciona a terceros acceso a TPU a través de su servicio Cloud TPU como parte de Google Cloud Platform [ 20 ] y a través de sus servicios basados ​​en notebooks Kaggle y Colaboratory . [ 21 ] [ 22 ]

Broadcom es codesarrollador de TPUs, traduciendo la arquitectura y las especificaciones de Google a silicio fabricable. Proporciona tecnologías propietarias como las interfaces SerDes de alta velocidad, supervisa el diseño de ASIC y gestiona la fabricación y el empaquetado de chips a través de fundiciones de terceros como Taiwan Semiconductor Manufacturing Company ( TSMC ), cubriendo todas las generaciones desde el inicio del programa. [ 23 ] [ 24 ] [ 25 ]

En septiembre de 2025, Google está en conversaciones con varias "neoclouds", incluidas Crusoe y CoreWeave, sobre el despliegue de TPU en su centro de datos. [ 26 ] [ 27 ] En noviembre de 2025, Meta está en conversaciones con Google para desplegar TPU en sus centros de datos de IA .

Productos

TPU de primera generación

La TPU de primera generación es un motor de multiplicación de matrices de 8 bits , controlado con instrucciones CISC por el procesador anfitrión a través de un bus PCIe 3.0 . Se fabrica con un proceso de 28 nm y un tamaño de chip ≤ 331 mm² . La velocidad de reloj es de 700 MHz y tiene una potencia de diseño térmico de 28–40 W. Tiene 28 MiB de memoria en el chip y 4 MiB de acumuladores de 32 bits que toman los resultados de una matriz sistólica de 256×256 de multiplicadores de 8 bits . [ 15 ] Dentro del paquete de la TPU hay 8 GiB de SDRAM DDR3 de doble canal a 2133 MHz que ofrece un ancho de banda de 34 GB/s. [ 30 ] Las instrucciones transfieren datos hacia o desde el anfitrión, realizan multiplicaciones o convoluciones de matrices y aplican funciones de activación . [ 15 ]         

TPU de segunda generación

La TPU de segunda generación se anunció en mayo de 2017. [ 40 ] Google declaró que el diseño de la TPU de primera generación estaba limitado por el ancho de banda de la memoria y que el uso de 16 GB de memoria de alto ancho de banda en el diseño de segunda generación aumentó el ancho de banda a 600  GB/s y el rendimiento a 45  teraFLOPS . [ 30 ] Las TPU se organizan en módulos de cuatro chips con un rendimiento de 180 teraFLOPS . [ 40 ] Luego, 64 de estos módulos se ensamblan en pods de 256 chips con un rendimiento de 11,5 petaFLOPS. [ 40 ] Cabe destacar que, mientras que las TPU de primera generación estaban limitadas a enteros, las TPU de segunda generación también pueden calcular en coma flotante , introduciendo el formato bfloat16 inventado por Google Brain . Esto hace que las TPU de segunda generación sean útiles tanto para el entrenamiento como para la inferencia de modelos de aprendizaje automático. Google ha declarado que estas TPU de segunda generación estarán disponibles en Google Compute Engine para su uso en aplicaciones de TensorFlow. [ 41 ]  

TPU de tercera generación

La TPU de tercera generación se anunció el 8 de mayo de 2018. [ 42 ] Google anunció que los procesadores en sí son el doble de potentes que las TPU de segunda generación y se implementarían en pods con cuatro veces más chips que la generación anterior. [ 43 ] [ 44 ] Esto resulta en un aumento de 8 veces en el rendimiento por pod (con hasta 1024 chips por pod) en comparación con la implementación de la TPU de segunda generación.

El paquete TPU v4 (ASIC en el centro más 4 pilas HBM) y la placa de circuito impreso (PCB) con 4 paquetes refrigerados por líquido. El panel frontal de la placa tiene 4 conectores PCIe en la parte superior (2023).

TPU de cuarta generación

El 18 de mayo de 2021, el CEO de Google, Sundar Pichai, habló sobre las Unidades de Procesamiento Tensorial TPU v4 durante su discurso principal en la conferencia virtual Google I/O. TPU v4 mejoró el rendimiento en más del doble con respecto a los chips TPU v3. Pichai dijo: "Un solo pod v4 contiene 4096 chips v4, y cada pod tiene 10 veces el ancho de banda de interconexión por chip a escala, en comparación con cualquier otra tecnología de red". [ 45 ] Un documento de Google de abril de 2023 afirma que TPU v4 es entre un 5 % y un 87 % más rápido que una Nvidia A100 en pruebas de rendimiento de aprendizaje automático . [ 46 ]

También existe una versión de "inferencia", llamada v4i, [ 47 ] que no requiere refrigeración líquida . [ 48 ]

TPU de quinta generación

En 2021, Google reveló que el diseño físico de TPU v5 se está diseñando con la ayuda de una nueva aplicación de aprendizaje profundo por refuerzo . [ 49 ] Google afirma que TPU v5 es casi el doble de rápido que TPU v4, [ 50 ] y basándose en eso y en el rendimiento relativo de TPU v4 sobre A100, algunos especulan que TPU v5 es tan rápido como o más rápido que un H100 . [ 51 ]

De forma similar a como la v4i es una versión más ligera de la v4, la quinta generación tiene una versión "eficiente en costos" [ 52 ] llamada v5e. [ 33 ] En diciembre de 2023, Google anunció la TPU v5p, que se afirma que es competitiva con la Nvidia H100. [ 53 ]

TPU de sexta generación

En mayo de 2024, en la conferencia Google I/O , Google anunció Trillium, que estuvo disponible en versión preliminar en octubre de 2024. [ 54 ] Google afirmó un aumento de rendimiento de 4,7 veces en comparación con TPU v5e, [ 55 ] gracias a unidades de multiplicación de matrices más grandes y una mayor velocidad de reloj. La capacidad y el ancho de banda de la memoria de alto ancho de banda (HBM) también se han duplicado. Un pod puede contener hasta 256 unidades Trillium. [ 56 ]

TPU de séptima generación

En abril de 2025, en la conferencia Google Cloud Next, Google presentó TPU v7. Este nuevo chip, llamado Ironwood, [ 57 ] estará disponible en dos configuraciones: un clúster de 256 chips y un clúster de 9216 chips. Ironwood tendrá una tasa de rendimiento computacional máxima de 4614 TFLOP/s. [ 58 ]

TPU de octava generación

El 22 de abril de 2026, Google anunció la octava generación de sus Unidades de Procesamiento Tensorial (TPU), que consta de dos chips especializados: la TPU 8t y la TPU 8i . [ 38 ] Esta es la primera vez que Google divide su arquitectura TPU en diseños separados optimizados para entrenamiento e inferencia. Ambos chips se alojan en las CPU Axion personalizadas de Google basadas en Arm y utilizan refrigeración líquida de cuarta generación. [ 59 ]

TPU 8t

La TPU 8t ("Training") está optimizada para el preentrenamiento a gran escala de modelos de vanguardia y cargas de trabajo con gran cantidad de incrustaciones. Ofrece un rendimiento máximo de 12,6 PFLOPs FP4 y cuenta con 216 GB de memoria HBM3e con un ancho de banda de 6528 GB/s. Utiliza la arquitectura de red Virgo, lo que le permite escalar hasta 9600 chips por "superpod", ofreciendo un rendimiento de cómputo de 121 ExaFLOPs FP4. [ 38 ]

TPU 8i

La TPU 8i ("Inferencia") está diseñada para el servicio de alta velocidad, agentes de IA y razonamiento de contexto extenso. Ofrece un rendimiento máximo de 10,1 PFLOPs FP4 y cuenta con 288 GB de memoria HBM3e con un ancho de banda de 8601 GB/s. Incluye 384 MB de SRAM integrada, un aumento de tres veces con respecto a la generación anterior. La TPU 8i introduce una topología de red "Boardfly" y un Motor de Aceleración Colectiva (CAE) que reduce la latencia de sincronización cinco veces. [ 38 ]

Borde de TPU

En julio de 2018, Google anunció el Edge TPU. El Edge TPU es un chip ASIC diseñado específicamente por Google para ejecutar modelos de aprendizaje automático (ML) en la computación de borde , lo que significa que es mucho más pequeño y consume mucha menos energía en comparación con los TPU alojados en los centros de datos de Google (también conocidos como Cloud TPU [ 60 ] ). En enero de 2019, Google puso el Edge TPU a disposición de los desarrolladores con una línea de productos bajo la marca Coral . El Edge TPU es capaz de realizar 4 billones de operaciones por segundo con 2 W de potencia eléctrica. [ 61 ]

La oferta de productos incluye una computadora de placa única (SBC), un sistema en módulo (SoM), un accesorio USB , una tarjeta mini PCI-e y una tarjeta M.2 . Tanto la SBC Coral Dev Board como el Coral SoM ejecutan Mendel Linux OS, un derivado de Debian . [ 62 ] [ 63 ] Los productos USB, PCI-e y M.2 funcionan como complementos para sistemas informáticos existentes y admiten sistemas Linux basados ​​en Debian en hosts x86-64 y ARM64 (incluida Raspberry Pi ).

El entorno de ejecución de aprendizaje automático utilizado para ejecutar modelos en Edge TPU se basa en TensorFlow Lite . [ 64 ] Edge TPU solo es capaz de acelerar operaciones de paso hacia adelante, lo que significa que es principalmente útil para realizar inferencias (aunque es posible realizar aprendizaje por transferencia ligero en Edge TPU [ 65 ] ). Edge TPU también solo admite matemáticas de 8 bits, lo que significa que para que una red sea compatible con Edge TPU, debe entrenarse utilizando la técnica de entrenamiento con conciencia de cuantización de TensorFlow, o desde finales de 2019 también es posible utilizar la cuantización posterior al entrenamiento.

El 12 de noviembre de 2019, Asus anunció un par de computadoras de placa única (SBC) con Edge TPU. Las placas Asus Tinker Edge T y Tinker Edge R están diseñadas para IoT e IA de borde . Las SBC son compatibles oficialmente con los sistemas operativos Android y Debian . [ 66 ] [ 67 ] ASUS también ha presentado un mini PC llamado Asus PN60T con Edge TPU. [ 68 ]

El 2 de enero de 2020, Google anunció el módulo acelerador Coral y la placa de desarrollo Coral Dev Board Mini, que se presentarían en el CES 2020 ese mismo mes. El módulo acelerador Coral es un módulo multichip que incluye la Edge TPU, PCIe y las interfaces USB para una integración más sencilla. La Coral Dev Board Mini es una computadora de placa única ( SBC ) más pequeña que incorpora el módulo acelerador Coral y el SoC MediaTek 8167s . [ 69 ] [ 70 ]

Núcleo neuronal de píxeles

El 15 de octubre de 2019, Google anunció el teléfono inteligente Pixel 4 , que contiene una TPU Edge llamada Pixel Neural Core . Google la describió como "personalizada para cumplir con los requisitos de las funciones clave de la cámara en el Pixel 4", utilizando una búsqueda de red neuronal que sacrifica algo de precisión en favor de minimizar la latencia y el consumo de energía. [ 71 ]

Google Tensor

Google continuó con el Pixel Neural Core integrando una Edge TPU en un sistema en chip personalizado llamado Google Tensor , que se lanzó en 2021 con la línea de teléfonos inteligentes Pixel 6. [ 72 ] El SoC Google Tensor demostró "ventajas de rendimiento extremadamente grandes sobre la competencia" en pruebas de rendimiento centradas en el aprendizaje automático; aunque el consumo de energía instantáneo también fue relativamente alto, el rendimiento mejorado significó que se consumió menos energía debido a períodos más cortos que requerían el máximo rendimiento. [ 73 ]

Pleito

En 2019, Singular Computing, fundada en 2009 por Joseph Bates, profesor visitante del MIT , [ 74 ] presentó una demanda contra Google alegando infracción de patentes en chips TPU. [ 75 ] Para 2020, Google había logrado reducir el número de reclamaciones que el tribunal consideraría a solo dos: la reclamación 53 de US 8407273  presentada en 2012 y la reclamación 7 de US 9218156 presentada en 2013, ambas reclaman un rango dinámico de 10⁻⁶ a 10⁶ para números de punto flotante , lo cual el float16 estándar no puede hacer (sin recurrir a números subnormales ) ya que solo tiene cinco bits para el exponente. En una presentación judicial de 2023, Singular Computing señaló específicamente el uso de bfloat16 por parte de Google , ya que excede el rango dinámico de float16 . [ 76 ] Singular Computing afirma que los formatos de punto flotante no estándar no eran obvios en 2009, pero Google replica que el formato VFLOAT [ 77 ] , con un número configurable de bits de exponente, existía como estado de la técnica en 2002. [ 78 ] Para enero de 2024, las demandas posteriores de Singular Computing habían elevado el número de patentes en litigio a ocho. Hacia el final del juicio, a finales de ese mes, Google acordó un acuerdo con términos no revelados. [ 79 ] [ 80 ] 

Véase también

Referencias

  1. 1 2 Jouppi, Norman ; et  al. (2017). "Análisis del rendimiento en el centro de datos de una unidad de procesamiento tensorial" . Actas del 44.º simposio internacional anual sobre arquitectura de computadoras . Simposio internacional sobre arquitectura de computadoras . Toronto : Association for Computing Machinery . pp. 1–12 . arXiv : 1704.04760 . doi : 10.1145/3079856.3080246 . 
  2. ↑ "Unidades de procesamiento tensorial en la nube (TPU)" . Google Cloud . Consultado el 10 de diciembre de 2025 .
  3. ↑ "Versiones de software de TPU" . Documentación de Google Cloud . Consultado el 10 de diciembre de 2025 .
  4. ↑ Armasu, Lucian (19 de mayo de 2016). "Google presenta su gran chip para aprendizaje automático: unidad de procesamiento tensorial con una eficiencia 10 veces mayor (actualizado)" . Tom's Hardware . Recuperado el 26 de junio de 2016 .
  5. 1 2 3 Jouppi, Norm (18 de mayo de 2016). "Google potencia las tareas de aprendizaje automático con el chip personalizado TPU" . Blog de Google Cloud Platform . Archivado del original el 18 de mayo de 2016. Recuperado el 22 de enero de 2017 .
  6. 1 2 3 4 "La Unidad de Procesamiento Tensorial de Google explicada: así es como se ve el futuro de la computación" . TechRadar . Archivado del original el 26 de febrero de 2022. Consultado el 19 de enero de 2017 .
  7. ↑ Wang, Yu Emma; Wei, Gu-Yeon; Brooks, David (2019-07-01). "Benchmarking TPU, GPU, and CPU Platforms for Deep Learning". arXiv : 1907.10701 [ cs.LG ].
  8. ↑ «Amir Salek» . Avicena . Consultado el 16 de diciembre de 2025 .
  9. ↑ Kynge, James (3 de diciembre de 2024). "Transcripción: La geopolítica de los chips: Nvidia y el auge de la IA" . Financial Times . Consultado el 16 de diciembre de 2025 .
  10. ↑ Cerberus Capital Management. "Amir Salek – Liderazgo" . Cerberus Capital Management . Consultado el 16 de diciembre de 2025 .
  11. ↑ Ross, Jonathan. "Publicación de Jonathan Ross" . LinkedIn .
  12. ↑ Sato, Kaz (18 de junio de 2018). "Un análisis en profundidad de la primera Unidad de Procesamiento Tensorial (TPU) de Google" . Blog de Google Cloud . Consultado el 16 de diciembre de 2025 .
  13. ↑ Jouppi, Norman P.; et al. (2017-04-15). "Análisis del rendimiento en un centro de datos de una unidad de procesamiento tensorial". arXiv : 1704.04760 [ cs.AR ]. 
  14. ↑ "Norm Jouppi - Vicepresidente, Ingeniero asociado - IA e infraestructura" . Infraestructura de sistemas técnicos de Google . Consultado el 16 de diciembre de 2025 .
  15. ^ Jouppi , Norman P.; Joven, acantilado; Patil, Nishant; Patterson, David; Agrawal, Gaurav; Bajwa, Raminder; Bates, Sara; Bhatia, Suresh; Boden, Nan; Borchers, Al; Boyle, Rick; Cantin, Pierre-Luc; Chao, Clifford; Clark, Chris; Coriell, Jeremy; Daley, Mike; Dau, Matt; Decano, Jeffrey; Gelb, Ben; Ghaemmaghami, Tara Vazir; Gottipati, Rajendra; Gulland, William; Hagmann, Robert; Ho, C. Richard; Hogberg, Doug; Hu, Juan; Hundt, Robert; Herido, Dan; Ibarz, Julián; Jaffey, Aarón; Jaworski, Alek; Kaplan, Alejandro; Jaitan, Harshit; Koch, Andy; Kumar, Naveen; De encaje, Steve; Laudon, James; Ley, James; Le, Diemthu; Leary, Chris; Liu, Zhuyuan; Lucke, Kyle; Lundin, Alan; MacKean, Gordon; Maggiore, Adriana; Mahony, Maire; Miller, Kieran; Nagarajan, Rahul; Narayanaswami, Ravi; Ni, Ray; Nix, Kathy; Norrie, Thomas; Omernick, Mark; Penukonda, Narayana; Phelps, Andy; Ross, Jonathan; Ross, Matt; Salek, Amir; Samadiani, Emad; Severn, Chris; Sizikov, Gregory; Snelham, Matthew; Souter, Jed; Steinberg, Dan; Swing, Andy; Tan, Mercedes; Thorson, Gregory; Tian, ​​Bo; Toma, Horia; Tuttle, Erick; Vasudevan, Vijay; Walter, Richard; Wang, Walter; Wilcox, Eric; Yoon, Doe Hyun (26 de junio de 2017). Análisis del rendimiento en el centro de datos de una unidad de procesamiento tensorial™ . Toronto, Canadá. arXiv : 1704.04760 .
  16. ↑ "TensorFlow: Aprendizaje automático de código abierto" Archivado el 15/12/2016 en Wayback Machine "Es un software de aprendizaje automático que se utiliza para diversos tipos de tareas de percepción y comprensión del lenguaje" — Jeffrey Dean, minuto 0:47 / 2:17 del vídeo de YouTube
  17. ↑ Metz, Cade (12 de febrero de 2018). "Google pone sus chips especiales de IA a disposición de otros" . The New York Times . Archivado del original el 8 de abril de 2022. Consultado el 12 de febrero de 2018 .
  18. ↑ McGourty, Colin (6 de diciembre de 2017). "AlphaZero de DeepMind aplasta al ajedrez" . chess24.com . Archivado del original el 12 de diciembre de 2018. Recuperado el 12 de diciembre de 2017 .
  19. ↑ "La Unidad de Procesamiento Tensorial de Google podría adelantar la Ley de Moore 7 años" . PCWorld . Archivado del original el 18 de febrero de 2019. Consultado el 19 de enero de 2017 .
  20. ↑ "Preguntas frecuentes | Cloud TPU" . Google Cloud . Consultado el 14 de enero de 2021 .
  21. ↑ "Google Colaboratory" . colab.research.google.com . Consultado el 15 de mayo de 2021 .
  22. ↑ "Usar TPUs | TensorFlow Core" . TensorFlow . Consultado el 15 de mayo de 2021 .
  23. ↑ Tarasov, Katie (23 de agosto de 2024). "Cómo Google fabrica chips personalizados utilizados para entrenar los modelos de IA de Apple y su propio chatbot, Gemini" . CNBC . Consultado el 19 de septiembre de 2025 .
  24. ↑ Gallagher, Dan (25 de septiembre de 2023). "No será fácil desmantelar el negocio de IA de Broadcom" . The Wall Street Journal . Consultado el 19 de septiembre de 2025 .
  25. ↑ Mann, Tobias (23 de septiembre de 2023). "Para su información: esos sofisticados chips de IA TPU 'diseñados por Google' tuvieron muchísima ayuda de Broadcom" . The Register .
  26. ↑ dice, Georgia Butler Tenga su (2025-09-08). "Google ofrece sus TPU a proveedores de nube de IA - informe" . www.datacenterdynamics.com . Recuperado el 2025-12-10 .
  27. ↑ "Google intensifica la competencia con Nvidia en el mercado de chips de IA" . The Information . Consultado el 10 de diciembre de 2025 .
  28. ↑ Jouppi, Norman P.; Yoon, Doe Hyun; Ashcraft, Matthew; Gottscho, Mark (14 de junio de 2021). Diez lecciones de tres generaciones que dieron forma a TPUv4i de Google (PDF) . Simposio Internacional sobre Arquitectura de Computadoras. Valencia, España. doi : 10.1109/ISCA52012.2021.00010 . ISBN 978-1-4503-9086-6Archivado del original (PDF) el 9 de junio de 2021. Consultado el 18 de junio de 2021 .
  29. 1 2 "Arquitectura del sistema | Cloud TPU" . Google Cloud . Archivado del original el 11/12/2022 . Recuperado el 11/12/2022 .
  30. 1 2 3 Kennedy, Patrick (22 de agosto de 2017). "Estudio de caso sobre Google TPU y GDDR5 de Hot Chips 29" . Serve The Home. Archivado del original el 23 de noviembre de 2021. Recuperado el 23 de agosto de 2017 .
  31. ↑ Manténgase atento, pronto habrá más información sobre TPU v4. Archivado el 12 de marzo de 2023 en Wayback Machine , recuperado el 6 de agosto de 2020.
  32. ↑ Jouppi, Norman P.; Kurian, George; Li, Sheng; Ma, Peter; Nagarajan, Rahul; Nai, Lifeng; Patil, Nishant; Subramanian, Suvinay; Swing, Andy; Towles, Brian; Young, Cliff; Zhou, Xiang; Zhou, Zongwei; Patterson, David (2023). "TPU v4: una supercomputadora ópticamente reconfigurable para aprendizaje automático con soporte de hardware para incrustaciones". arXiv : 2304.01433 [ cs.AR ].
  33. 1 2 Cloud TPU v5e Inferencia Vista previa pública , consultado el 06-11-2023.
  34. ↑ Cloud TPU v5p Archivado el 28/04/2025 en Wayback Machine Google Cloud. Recuperado el 09/04/2024.
  35. ↑ Entrenamiento de Cloud TPU v5p Archivado el 11/02/2025 en Wayback Machine , recuperado el 09/04/2024.
  36. ↑ "Presentamos Trillium, TPU de sexta generación" . Blog de Google Cloud . Consultado el 29 de mayo de 2024 .
  37. ↑ "TPU v6e" . Google Cloud . Archivado del original el 10 de mayo de 2025. Consultado el 10 de noviembre de 2024 .
  38. 1 2 3 4 "Google Cloud presenta TPU 8t y 8i para la era de los agentes" . Blog de Google Cloud . Consultado el 29 de abril de 2026 .
  39. ↑ "Ironwood: La primera TPU de Google para la era de la inferencia" . Blog de Google . 9 de abril de 2025. Archivado del original el 3 de mayo de 2025. Consultado el 9 de abril de 2025 .
  40. 1 2 3 Bright, Peter (17 de mayo de 2017). "Google incorpora procesadores de flujo tensorial de 45 teraflops a su nube de computación" . Ars Technica. Archivado del original el 6 de marzo de 2022. Recuperado el 30 de mayo de 2017 .
  41. ↑ Kennedy, Patrick (17 de mayo de 2017). "Se revelan detalles de Google Cloud TPU" . Serve The Home. Archivado del original el 12 de junio de 2022. Recuperado el 30 de mayo de 2017 .
  42. ↑ Frumusanu, Andre (8 de mayo de 2018). "Google I/O Opening Keynote Live-Blog" . Archivado del original el 8 de mayo de 2018. Recuperado el 9 de mayo de 2018 .
  43. ↑ Feldman, Michael (11 de mayo de 2018). "Google ofrece un vistazo al procesador TPU de tercera generación" . Top 500. Archivado del original el 18 de noviembre de 2021. Recuperado el 14 de mayo de 2018 .
  44. ↑ Teich, Paul (10 de mayo de 2018). "Desmontando el coprocesador de IA TPU 3.0 de Google" . The Next Platform. Archivado del original el 15 de mayo de 2022. Recuperado el 14 de mayo de 2018 .
  45. ↑ "Google lanza chips de IA TPU v4" . www.hpcwire.com . 20 de mayo de 2021. Archivado del original el 7 de junio de 2021. Consultado el 7 de junio de 2021 .
  46. ↑ Jouppi, Norman (2023-04-20). "TPU v4: una supercomputadora ópticamente reconfigurable para aprendizaje automático con soporte de hardware para incrustaciones". arXiv : 2304.01433 [ cs.AR ].
  47. ↑ Kennedy, Patrick (29 de agosto de 2023). "Google detalla TPUv4 y su increíble red de IA ópticamente reconfigurable" . servethehome.com . Consultado el 16 de diciembre de 2023 .
  48. ↑ "¿Por qué Google desarrolló su propio chip TPU? Revelación detallada de los miembros del equipo" . censtry.com . 2021-10-20 . Consultado el 2023-12-16 .
  49. ↑ Mirhoseini, Azalia; Goldie, Anna (1 de junio de 2021). "Una metodología de colocación de grafos para el diseño rápido de chips" ( PDF) . Nature . 594 (7962): 207–212 . doi : 10.1038/s41586-022-04657-6 . PMID 35361999. S2CID 247855593. Archivado del original (PDF) el 6 de agosto de 2024. Recuperado el 4 de junio de 2023 .  
  50. ↑ Vahdat, Amin (2023-12-06). "Habilitando cargas de trabajo de IA de próxima generación: Anuncio de TPU v5p e hipercomputadora de IA" . Archivado del original el 2024-04-07 . Recuperado el 2024-04-08 .
  51. ↑ Afifi-Sabet, Keumars (23 de diciembre de 2023). "Google se está convirtiendo rápidamente en un oponente formidable para su gran amigo Nvidia: el chip de IA TPU v5p que impulsa su hipercomputadora es más rápido y tiene más memoria y ancho de banda que nunca, superando incluso al poderoso H100" . TechRadar . Archivado del original el 11 de febrero de 2025. Recuperado el 8 de abril de 2024 .
  52. ↑ "Ampliando nuestra cartera de infraestructura optimizada para IA: Presentamos Cloud TPU v5e y anunciamos la disponibilidad general de A3" . 29 de agosto de 2023. Archivado del original el 20 de septiembre de 2023. Consultado el 16 de diciembre de 2023 .
  53. ↑ "Habilitando cargas de trabajo de IA de próxima generación: Anuncio de TPU v5p e hipercomputadora de IA" . 06/12/2023 . Consultado el 09/04/2024 .
  54. ↑ Lohmeyer, Mark (30 de octubre de 2024). "Potentes innovaciones de infraestructura para un futuro centrado en la IA" .
  55. ↑ Velasco, Alan (15 de mayo de 2024). "Google Cloud presenta Trillium, su TPU de sexta generación con un salto de rendimiento de IA de 4,7 veces" . HotHardware . HotHardware . Consultado el 15 de mayo de 2024 .
  56. ↑ "Presentamos Trillium, TPU de sexta generación" . Blog de Google Cloud . Consultado el 17 de mayo de 2024 .
  57. ↑ "La 'fábrica de IA' de Silicon Valley en el centro de la carrera tecnológica" . www.bbc.com . 19 de noviembre de 2025.
  58. ↑ Wiggers, Kyle (09/04/2025). "Ironwood es el nuevo chip acelerador de IA de Google" . TechCrunch . Consultado el 10/04/2025 .
  59. ↑ "TPU de octava generación de Google: TPU 8t y TPU 8i" . Tom's Hardware . Consultado el 29 de abril de 2026 .
  60. ↑ "Cloud TPU" . Google Cloud . Archivado del original el 6 de mayo de 2025. Consultado el 21 de mayo de 2021 .
  61. ↑ "Pruebas de rendimiento de Edge TPU" . Coral . Consultado el 4 de enero de 2020 .
  62. ↑ "Dev Board" . Coral . Consultado el 21 de mayo de 2021 .
  63. ↑ "Sistema en módulo (SoM)" . Coral . Consultado el 21 de mayo de 2021 .
  64. ↑ "Llevando la inteligencia al borde con IoT en la nube" . Blog de Google . 25 de julio de 2018. Consultado el 25 de julio de 2018 .
  65. ↑ "Reentrenar un modelo de clasificación de imágenes en el dispositivo" . Coral . Consultado el 3 de mayo de 2019 .
  66. ^ "組込み総合技術展＆IoT総合技術展「ET & IoT Technology 2019」に出展することを発表" . Asus.com (en japonés) . Consultado el 13 de noviembre de 2019 .
  67. ↑ Shilov, Anton. "ASUS y Google se asocian para crear 'Tinker Board', computadoras del tamaño de una tarjeta de crédito centradas en IA" . Anandtech.com . Archivado del original el 13 de noviembre de 2019. Consultado el 13 de noviembre de 2019 .
  68. ↑ Aufranc, Jean-Luc (29 de mayo de 2019). "ASUS Tinker Edge T y CR1S-CM-A SBC incorporarán Google Coral Edge TPU y procesador NXP i.MX 8M" . CNX Software – Embedded Systems News . Consultado el 14 de noviembre de 2019 .
  69. ↑ "Nuevos productos Coral para 2020" . Blog de desarrolladores de Google . Consultado el 4 de enero de 2020 .
  70. ↑ "Módulo acelerador" . Coral . Consultado el 4 de enero de 2020 .
  71. ↑ "Presentamos la próxima generación de modelos de visión en dispositivos: MobileNetV3 y MobileNetEdgeTPU" . Blog de IA de Google . Consultado el 16 de abril de 2020 .
  72. ↑ Gupta, Suyog; White, Marie (8 de noviembre de 2021). "Aprendizaje automático mejorado en el dispositivo Pixel 6 con búsqueda de arquitectura neuronal" . Blog de IA de Google . Consultado el 16 de diciembre de 2022 .
  73. ↑ Frumusanu, Andrei (2 de noviembre de 2021). "Tensor de Google dentro del Pixel 6, Pixel 6 Pro: Un vistazo al rendimiento y la eficiencia | Propiedad intelectual de Google: Tensor TPU/NPU" . AnandTech . Archivado del original el 3 de noviembre de 2021. Recuperado el 16 de diciembre de 2022 .
  74. ↑ Hardesty, Larry (2011-01-03). "La sorprendente utilidad de la aritmética descuidada" . MIT . Recuperado el 2024-01-10 .
  75. ↑ Bray, Hiawatha (10 de enero de 2024). "Inventor local desafía a Google en una batalla de patentes multimillonaria" . Boston Globe . Boston . Archivado del original el 10 de enero de 2024. Recuperado el 10 de enero de 2024 .
  76. ↑ "SINGULAR COMPUTING LLC, Demandante, contra GOOGLE LLC, Demandada: Demanda enmendada por infracción de patente" (PDF) . rpxcorp.com . RPX Corporation . 2020-03-20 . Consultado el 2024-01-10 .
  77. ↑ Wang, Xiaojun; Leeser, Miriam (2010-09-01). "VFloat: Una biblioteca de punto fijo y flotante de precisión variable para hardware reconfigurable" . ACM Transactions on Reconfigurable Technology and Systems . 3 (3): 1– 34. doi : 10.1145/1839480.1839486 . Recuperado el 10 de enero de 2024 .
  78. ↑ "Singular Computing LLC v. Google LLC" . casetext.com . 6 de abril de 2023. Archivado del original el 26 de septiembre de 2023. Consultado el 10 de enero de 2024 .
  79. ↑ Calkins, Laurel Brubaker (24 de enero de 2024). "Google llega a un acuerdo en la demanda por chips de IA que exigía más de 5 mil millones de dólares" . Bloomberg Law .
  80. ↑ Brittain, Blake; Raymond, Ray (24 de enero de 2024). "Google llega a un acuerdo en la demanda por patente de chips relacionada con IA que solicitaba 1.670 millones de dólares" . Reuters .
  • Unidades de procesamiento tensorial (TPU) en la nube (Documentación de Google Cloud)
  • Foto del chip TPU y la placa de circuito impreso de Google.
  • Foto de la placa TPU v2 de Google . Archivada el 9 de agosto de 2021 en la Wayback Machine.
  • Foto de la placa TPU v3 de Google . Archivada el 8 de marzo de 2021 en la Wayback Machine.
  • Foto del módulo TPU v2 de Google . Archivada el 9 de agosto de 2021 en Wayback Machine.
Lecturas relacionadas
6 articulos
Circuito integrado específico de la aplicaciónCircuito integrado específico de la aplicaciónUn circuito integrado específico de la aplicación ( ASIC / ˈ eɪ s ɪ k / ) es un chip de circuito integrado (CI) personalizado para un uso particula...Unidad de procesamiento neuronalUnidad de procesamiento neuronalUna unidad de procesamiento neuronal ( NPU ), también conocida como acelerador de IA o procesador de aprendizaje profundo , es una clase de acelera...Cada letra de "Google" está coloreada (de izquierda a derecha) en azul, rojo, amarillo, azul, verde y rojo.GoogleGoogle LLC ( / ˈ ɡ uː ɡ ə l / Google ( GOO-ghəlcorporación multinacionalestadounidenseyuna empresa de tecnologíacentrada enla publicidad en línea,l...Aprendizaje automáticoAprendizaje automáticoEl aprendizaje automático ( ML ) es un campo de estudio en inteligencia artificial que se ocupa del desarrollo y estudio de algoritmos estadísticos...Red neuronal (aprendizaje automático)Red neuronal (aprendizaje automático)En el aprendizaje automático , una red neuronal (también red neuronal artificial o red neuronal , abreviada ANN o NN ) es un modelo inspirado en la...TensorFlowTensorFlow"},"released":{"wt":"{{Start date and age|2015|11|09}}"},"latest release version":{"wt":"2.21.0"},"latest release date":{"wt":"{{Start date and age...