Hispanopedia Wiki
Articulo de referencia

Aislamiento mediante zanja poco profunda

Escalado del aislamiento con el tamaño del transistor. El paso de aislamiento es la suma del ancho del transistor y la distancia de aislamiento de la zanja. A medida que el paso...

Hispanopedia WikiContenido en espanolLectura gratuita
Escalado del aislamiento con el tamaño del transistor. El paso de aislamiento es la suma del ancho del transistor y la distancia de aislamiento de la zanja. A medida que el paso de aislamiento se reduce, el efecto del ancho de canal estrecho se hace más evidente.
El proceso de fabricación de circuitos integrados modernos mediante aislamiento de zanja poco profunda, representado en secciones transversales.

El aislamiento de zanja poco profunda ( STI ), también conocido como técnica de aislamiento de caja , es una característica de los circuitos integrados que evita la fuga de corriente eléctrica entre componentes semiconductores adyacentes . El STI se utiliza generalmente en nodos de tecnología de proceso CMOS de 250 nanómetros o menores. Las tecnologías CMOS más antiguas y las tecnologías no MOS suelen utilizar aislamiento basado en LOCOS . [ 1 ]

La STI se crea al inicio del proceso de fabricación de dispositivos semiconductores , antes de la formación de los transistores. Los pasos clave del proceso STI incluyen el grabado de un patrón de surcos en el silicio, la deposición de uno o más materiales dieléctricos (como dióxido de silicio ) para rellenar los surcos y la eliminación del exceso de dieléctrico mediante una técnica como la planarización químico-mecánica . [ 2 ]

Ciertas tecnologías de fabricación de semiconductores también incluyen el aislamiento de zanja profunda , una característica relacionada que se encuentra a menudo en los circuitos integrados analógicos .

El efecto del borde de la trinchera ha dado lugar a lo que recientemente se ha denominado el "efecto de canal estrecho inverso" [ 3 ] o "efecto de ancho estrecho inverso" [ 4 ] . Básicamente, debido a la intensificación del campo eléctrico en el borde, es más fácil formar un canal conductor (por inversión) a un voltaje menor. El voltaje umbral se reduce efectivamente para un ancho de transistor más estrecho [ 5 ] [ 6 ] . La principal preocupación para los dispositivos electrónicos es la corriente de fuga subumbral resultante , que es sustancialmente mayor después de la reducción del voltaje umbral.

Flujo del proceso

Véase también

Referencias

  1. ↑ Quirk, Michael y Julian Serda (2001). Tecnología de fabricación de semiconductores: Manual del instructor. Archivado el 28 de septiembre de 2007 en Wayback Machine , pág. 25.
  2. ↑ "Características del libro SMT" . Archivado del original el 7 de julio de 2007.
  3. ↑ Jung, Jong-Wan; Kim, Jong-Min; Son, Jeong-Hwan; Lee, Youngjong (30 de abril de 2000). "Dependencia del efecto de joroba subumbral y canal estrecho inverso en la longitud de la compuerta por supresión de la difusión mejorada transitoria en el borde de aislamiento de trinchera". Japanese Journal of Applied Physics . 39 (Parte 1, No. 4B): 2136–2140 . Bibcode : 2000JaJAP..39.2136J . doi : 10.1143/JJAP.39.2136 .
  4. ↑ A. Chatterjee et al., IEDM 1996.(anuncio de conferencia) Chatterjee, A.; Esquivel, J.; Nag, S.; Ali, I.; Rogers, D.; Taylor, K.; Joyner, K.; Mason, M.; Mercer, D.; Amerasekera, A.; Houston, T.; Chen, I.-C. (1996), "Estudio de aislamiento de trinchera poco profunda para tecnologías CMOS de 0,25/0,18 μm y más allá", Simposio de 1996 sobre tecnología VLSI. Resumen de artículos técnicos , págs. 156–157 , doi : 10.1109/VLSIT.1996.507831 , ISBN  0-7803-3342-X, S2CID 27288482 
  5. ↑ Pretet, J; Ioannou, D; Subba, N; Cristoloveanu, S; Maszara, W; Raynaud, C (noviembre de 2002). "Efectos de canal estrecho y su impacto en las características estáticas y de cuerpo flotante de MOSFETs SOI aislados STI y LOCOS". Solid-State Electronics . 46 (11): 1699– 1707. Bibcode : 2002SSEle..46.1699P . doi : 10.1016/S0038-1101(02)00147-8 .
  6. ↑ Lee, Yung-Huei; Linton, Tom; Wu, Ken; Mielke, Neal (mayo de 2001). "Efecto del borde de la trinchera en la fiabilidad del pMOSFET". Microelectronics Reliability . 41 (5): 689– 696. Bibcode : 2001MiRe...41..689L . doi : 10.1016/S0026-2714(01)00002-6 .
  • Clarycon: Aislamiento en trincheras poco profundas
  • Tecnologías N y K: Aislamiento de zanjas poco profundas
  • Dow Corning: Dieléctricos aplicados por centrifugación - Aislamiento de zanja poco profunda aplicado por centrifugación