VLYNQ

VLYNQ is a proprietary interface developed by Texas Instruments and used for broadband products, such as WLAN and modems, VOIP processors and audio and digital media processor chips. The chip implements a full-duplexserial communicationsinterface that enables the extension of an internal bus segment to one or more external physical devices. The external devices are mapped into local, physical address space and appear as if they are on the internal bus. Multiple VLYNQ devices are daisy-chained, communication is peer-to-peer, host/peripheral. Data transferred over the VLYNQ interface is 8B/10B encoded and packetized.

VLYNQ is the name of a proprietary interface developed by Texas Instruments. It is used for TI's broadband products, such as modems and WLAN, voice broadband processors, digital media processors, and OMAP media processor chips. The ACX111 WLAN cards used in AR7 devices look like mini-PCI, but actually they are dual mode cards, that talk both, mini-PCI and VLYNQ.^[1]

The VLYNQ bus signals include 1 clock signal [CLK], and 1 to 8 Transmit lines [TX0 and TX1 ...], and 1 to 8 Receive lines [RX0 and RX1.....]. All VLYNQ signals are dedicated and driven by only one device. The transmit pins of one device connect to the receive lines of the next device. The VLYNQ bus will operate at a maximum clock speed of 125 MHz. However the actual clock speed is dependent on the physical device with the VLYNQ. So a device may have a clock speed other than 125 MHz. For example, a device may have an internal 100 MHz [maximum] clock rate, or external 80 MHz [maximum] clock rate.

When clocked at 125 MHz, a single T/R pair then delivers an effective data throughput of about 73 Mbit/s (for single, 32-bit word transfers), while a dual T/R pair implementation delivers 146 Mbit/s, and a maximum eight-channel version delivers 584 Mbit/s. In-band flow-control lets the interface independently throttle the transmit and receive data streams.

Si los paquetes de datos contienen cuatro o dieciséis palabras, se elimina parte de la sobrecarga. Así, en un solo canal, las ráfagas de datos de cuatro palabras por paquete pueden ofrecer un rendimiento efectivo de 133  Mbit/s. Con dieciséis palabras por paquete, el rendimiento aumenta a 178  Mbit/s. Con el máximo de ocho canales, se puede lograr un rendimiento efectivo de más de 1400  Mbit/s con dieciséis palabras por paquete. Tanto la dirección como la fuente de reloj pueden configurarse por software [puede depender del dispositivo]. El software también puede utilizarse para configurar la velocidad del reloj interno [puede depender del dispositivo]. Las líneas de reloj no utilizadas se mantienen en alto mediante una resistencia pull-up interna. Las líneas RX o TX no utilizadas pueden requerir una resistencia pull-down externa de 47 kΩ [puede depender del dispositivo]. Algunos dispositivos pueden proporcionar resistencias pull-down internas seleccionables por software para las señales.

El formato del paquete es:

SOP, 10 bits CMD1, 10 bits; o PktType, 10 bits CMD2, 10 bits; o AdMask, 10 bits ByteCnt, 10 bits Dirección, 10 bits [podría contener hasta 4 palabras] Datos, 10 bits [podrían tener 'N' palabras de longitud] EOP, 10 bits

El método de codificación patentado por IBM se utiliza para codificar bytes de datos de 8 bits en caracteres de transmisión de 10 bits. Los bytes de datos se convierten en caracteres de transmisión para mejorar la señal física, logrando así los siguientes beneficios: la sincronización de bits se consigue con mayor facilidad, el diseño de receptores y transmisores se simplifica, la detección de errores mejora y los caracteres de control (es decir, los caracteres especiales) se pueden distinguir de los caracteres de datos.

Guía del usuario del puerto VLYNQ del DMSoC TMS320DM644x para VLYNQ, tal como se implementa en un procesador de medios reciente.