Hispanopedia WikiLas máquinas Warp eran una serie de procesadores de matriz sistólica de propósito cada vez más general , creados por la Universidad Carnegie Mellon (CMU), en conjunto con los socios industriales GE , Honeywell e Intel , y financiados por la Agencia de Proyectos de Investigación Avanzada de Defensa de los Estados Unidos (DARPA) . [1]
Los proyectos Warp fueron iniciados en 1984 por HT Kung en la Universidad Carnegie Mellon. Los proyectos Warp produjeron resultados de investigación, publicaciones y avances en el diseño de hardware sistólico de propósito general, diseño de compiladores y algoritmos de software sistólico. Hubo tres diseños de máquinas distintos conocidos como WW-Warp (Wire Wrap Warp), PC-Warp (Printed Circuit Warp) e iWarp (integrated circuit Warp, convenientemente también un juego de palabras con la “i” de Intel). [2]
Cada generación sucesiva se volvió cada vez más generalista al aumentar la capacidad de memoria y relajar el acoplamiento entre procesadores. Solo el WW-Warp original forzó una secuenciación de etapas verdaderamente en bloque, lo que restringió severamente su programabilidad pero fue en cierto sentido el diseño de "matriz sistólica" más puro.
Las máquinas Warp se conectaron a estaciones de trabajo Sun (basadas en UNIX). El desarrollo de software para todos los modelos de máquinas Warp se realizó en estaciones de trabajo Sun.
Un compilador de investigación, para un lenguaje conocido como “W2”, estaba destinado a las tres máquinas y fue el único compilador para WW-Warp y PC-Warp mientras sirvió como compilador inicial durante el desarrollo de iWarp. [3] El compilador de producción para iWarp era un compilador de C y Fortran basado en el compilador pcc de AT&T para UNIX, portado bajo contrato para Intel y luego ampliamente modificado y ampliado por Intel. [4]
Las máquinas WW-Warp y PC-Warp eran computadoras de matriz sistólica con una matriz lineal de diez o más celdas, cada una de las cuales es un procesador programable capaz de realizar 10 millones de operaciones de punto flotante de precisión simple por segundo (10 MFLOPS ). Una máquina de 10 celdas tenía un rendimiento máximo de 100 MFLOPS. Las máquinas iWarp duplicaron este rendimiento, entregando 20 MFLOPS de precisión simple y admitiendo punto flotante de precisión doble con la mitad del rendimiento. [5]
En junio de 1985 se completó en Carnegie Mellon un prototipo de dos celdas del WW-Warp. En 1986 se fabricaron dos WW-Warp de diez celdas, esencialmente idénticos, uno por Honeywell y otro por GE, para su uso en la Universidad Carnegie Mellon. El sistema de GE se entregó en febrero de 1986; el sistema de Honeywell se entregó en junio de 1986. El primero de los modelos de producción significativamente rediseñados, el PC-Warp, fue entregado por GE en abril de 1987. GE fabricó y vendió alrededor de veinte modelos de producción del PC-Warp durante 1987-1989.
Las máquinas iWarp se basaban en un microprocesador de un solo chip de 700.000 transistores, diseñado específicamente para el proyecto Warp, que utilizaba instrucciones con formato de palabra de instrucción larga (LIW) y comunicaciones estrechamente integradas con el procesador computacional. La configuración estándar de las máquinas iWarp disponía los nodos iWarp en un toro de 2 m x 2 n. Todas las máquinas iWarp incluían los “bordes traseros” y, por lo tanto, eran toros. [6]
En 1986, Intel fue seleccionado, como resultado de una licitación competitiva, como socio industrial para la implementación del circuito integrado Warp. El primer sistema iWarp, un sistema de doce nodos, comenzó a funcionar en marzo de 1990. Después de una serie de pruebas de la pieza, Intel produjo y vendió alrededor de 39 máquinas, compuestas por diez o más chips iWarp C-Step que funcionaban a 20 MHz, en 1992 y 1993 a universidades, agencias gubernamentales y laboratorios de investigación industrial. [7]
Véase también
Notas
- ^ Thomas Gross y Monica Lam. 1998. Retrospectiva: una retrospectiva sobre las máquinas Warp. En 25 años de los simposios internacionales sobre arquitectura de computadoras (artículos seleccionados) (ISCA '98), Gurindar S. Sohi (Ed.). ACM, Nueva York, NY, EE. UU., 45-47.
- ^ Thomas Gross y David R. O'Hallaron. iWarp: anatomía de un sistema de computación paralela, MIT Press, Cambridge, MA, 1998.
- ^ Monica S. Lam. Un compilador optimizador de matrices sistólicas, Dordrecht, Países Bajos: Kluwer Academic Publishers, 1989.
- ^ Ali-Reza Adl-Tabatabai, Thomas Gross, Guei-Yuan Lueh y James Reinders. Modelado del paralelismo a nivel de instrucción para la segmentación de software. En Actas de la conferencia de trabajo IFIP WG10.3 sobre arquitecturas y técnicas de compilación para paralelismo de grano fino y medio, Orlando, FL, páginas 321-330.
- ^ Microprocesador iWarp de Intel Corp. (número de pieza 318153), Hillsboro, Oregón, 1991. Información técnica, número de pedido 281006.
- ^ Shekhar Borkar, Robert Cohn, George Cox, Sha Gleason y Thomas Gross. iWarp: una solución integrada de computación paralela de alta velocidad, Actas de la conferencia ACM/IEEE de 1988 sobre supercomputación, págs. 330-339, 12 al 17 de noviembre de 1988.
- ^ Enciclopedia de computación paralela, Padua, David (Ed.), 2011, ISBN 978-0-387-09765-7
Enlaces externos
- Una retrospectiva sobre las máquinas Warp